FS6322-05
AMERICAN MICROSYSTEMS，INC 。
三-PLL时钟发生器IC
2000年7月
1.0
特点
2.0
描述
三锁相环深基准，反馈和后
分频器提供精确的时钟频率
多路输出提供了多种时钟选项
输出可为三态板测试
S0，S1和S2的输入修改输出频率
设计灵活性
3.3V操作
接受5到30MHz的晶体（见频率表
为所需的特定参考频率）
自定义频率模式，引脚和封装
是可用的。请联系您当地的AMI销售表象
表性的更多信息。
的FS6322是一个基于ROM的CMOS时钟发生器集成电路
为了尽量减少在弗吉尼亚州成本和元件数
riety电子系统。
三个低抖动的锁相环（ PLL）的驱动多达5
低偏移时钟输出，以提供灵活性程度高
相容性。该器件采用16引脚SOIC ，以迷你
迈兹电路板空间。
高分辨率分频器功能允许代
理想的频率。
图1 ：引脚配置
CLK_C
VDD
VSS
XOUT / REFIN
XIN
CLK -E
CLK -D
CLK -F
1
2
3
16
15
14
OE
S2
VDD
S1
S0
VSS
CLK_A
CLK_B
FS6322
4
5
6
7
8
13
12
11
10
9
16针（ 0.150 “ ） SOIC
图2 ：框图
OE
XIN
XOUT
水晶
振荡器
PLL A
时钟
逻辑
CLK_A
CLK_B
CLK_C
CLK -D
CLK -E
CLK -F
PLL B
PLL
S2:S0
设备
控制
FS6322-05
ISO9001
7.11.00
FS6322-05
三-PLL时钟发生器IC
2000年7月
表1 ：引脚说明
关键字： AI =模拟输入; AO =模拟输出; DI =数字输入; DI
U
=输入，带内部上拉; DI
D
=输入，带内部上拉下来; DIO =数字输入/输出; DI - 3 =三电平数字输入，
DO =数字输出; P =电源/接地; ＃ =低电平有效引脚
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
TYPE
DO
P
P
AI
AO
DO
DO
DO
DO
DO
P
DI
DI
U
U
名字
CLK_C
VDD
VSS
XOUT / REFIN
XIN
CLK -E
CLK -D
CLK -F
CLK_B
CLK_A
VSS
S0
S1
VDD
S2
OE
C时钟输出
描述
电源（ 3.3V标称 - 见版本的具体信息）
地
晶体振荡器驱动器/外部基准输入
晶体振荡器反馈
ê时钟输出
D时钟输出
f个时钟输出
一个时钟输出
B时钟输出
地
频率选择控制输入
频率选择控制输入
电源（ 5V至3.3V ）
频率选择控制输入
输出使能输入：逻辑高电平使输出;逻辑低电平输出三态（高阻）
P
DI
DI
U
U
表2 ：频率表 - FS6322-05 （ 3.3volt ）
（以MHz为单位的所有频率）
S2
S1
S0
FREF
CLK_A
（引脚10 ）
CLK_B
（引脚9 ）
CLK_C
（引脚1）
CLK -D
（引脚7 ）
CLK -E
（引脚6 ）
CLK -F
（引脚8 ）
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
16.0000
11.0592
13.5000
13.5000
13.5000
13.5000
13.5000
13.5000
25.00000
24.57600
36.86400
33.86880
33.86880
33.86880
33.86880
33.86880
10.00000
11.28960
18.43200
16.93440
73.72800
67.73760
49.15200
36.86400
1.84320
1.84320
16.93440
16.93440
49.15200
45.15840
32.76800
24.57600
0.00000
33.33336
27.00000
27.00000
27.00000
27.00000
27.00000
27.00000
0.00000
25.00002
33.86880
33.86880
27.00000
27.00000
27.00000
27.00000
0.00000
20.00002
54.00000
54.00000
54.00000
54.00000
54.00000
54.00000
2
7.11.00
AMERICAN MICROSYSTEMS，INC 。
FS6322-05
三-PLL时钟发生器IC
2000年7月
3.0
电气规格
表3 ：绝对最大额定值
注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这些条件代表了一个压力等级的设备而已，并运行在
这些或超过本规范中提到的操作限制等条件是不是暗示。暴露在绝对最大额定值条件下，其条件可能会影响设备的性能，
功能性和可靠性。
参数
电源电压，直流电压（V
SS
=接地）
输入电压， DC
输出电压，直流
输入钳位电流，直流电压（V
I
＆ LT ; 0或V
I
＆ GT ; V
DD
)
输出钳位电流，直流电压（V
I
＆ LT ; 0或V
I
＆ GT ; V
DD
)
存储温度范围（无冷凝）
环境温度范围，在偏置
结温
焊接温度（焊接， 10秒）
输入的静电放电电压保护（ MIL- STD 883E ，方法3015.7 ）
符号
V
DD
V
I
V
O
I
IK
I
OK
T
S
T
A
T
J
分钟。
V
SS
-0.5
V
SS
-0.5
V
SS
-0.5
-50
-50
-65
-55
马克斯。
7
V
DD
+0.5
V
DD
+0.5
50
50
150
125
150
260
2
单位
V
V
V
mA
mA
°C
°C
°C
°C
kV
注意：静电敏感设备
如果该设备进行了高能量，可能会发生导致的功能或性能损失永久性损坏elec-
trostatic放电。
表4 ：工作条件
参数
电源电压
工作温度范围
晶体谐振器频率
输出负载电容
符号
V
DD
T
A
f
XIN
C
L
条件/描述
3.3V ± 10%
分钟。
3
0
5
典型值。
3.3
马克斯。
3.6
70
30
20
单位
V
°C
兆赫
pF
3
7.11.00
FS6322-05
三-PLL时钟发生器IC
2000年7月
表5 ：直流电气规格
除非另有说明，V
DD
= 3.3V ±10％ ，对任何输出端无负载和环境温度范围T
A
= 0℃至70℃。带星号（ * ）的参数代表的名义表征
数据并没有生产测试，以任何特定的限制。其中，给予， MIN和MAX特征数据
±
3σ的典型。负电流表示电流流出的装置。
参数
整体
电源电流，动态，与加载
输出
数字输入（ OE ， S2 ， S0 ）
高电平输入电压
低电平输入电压
高层次的输入电流
低电平输入电流（拉）
数字输入（ S1 ）
高电平输入电压
低电平输入电压
高层次的输入电流
低电平输入电流（拉）
晶体振荡器
晶体负载电容
晶振驱动电平
时钟输出（ CLKA ， CLKB ）
输出电流高
输出电流低
短路电流源*
短路灌电流*
输出阻抗*
符号
条件/描述
分钟。
典型值。
马克斯。
单位
I
DD
f
XTAL
= 27MHz的;
L
= 0pF ，V
DD
= 3.3V
FS6322-05 ： S [ 2：0] = [100]
20
mA
V
IH
V
IL
I
IH
I
IL
V
IN
= V
DD
V
IN
= 0V
2.4
V
SS
-0.3
-1
-8
V
DD
+0.3
0.8
1
V
V
A
A
V
IH
V
IL
I
IH
I
IL
V
IN
= V
DD
V
IN
= 0V
2.4
V
SS
-0.3
-1
-16
V
DD
+0.3
0.8
1
V
V
A
A
C
L（ XTAL ）
看到由连接到XIN和晶体
XOUT
R
XTAL
=20
16
200
pF
uW
I
OH
I
OL
I
职业安全与卫生
I
OSL
z
OH
z
OL
V
O
= 2.4V
V
O
= 0.4V
V
O
= 0V ;短路的30岁，最大
V
O
= 3.3V ;短路的30岁，最大
V
O
= 0.5V
DD
;输出驱动高
V
O
= 0.5V
DD
;输出驱动低
-4
4
-35
40
45
45
mA
mA
mA
mA
4
7.11.00
AMERICAN MICROSYSTEMS，INC 。
FS6322-05
三-PLL时钟发生器IC
2000年7月
表6 ：AC时序规范
除非另有说明，V
DD
= 3.3V ±10％ ，对任何输出端无负载和环境温度范围T
A
= 0℃至70℃。带星号（ * ）的参数代表的名义表征
数据并没有生产测试，以任何特定的限制。其中，给予， MIN和MAX特征数据
±
3σ的典型。
参数
时钟输出（ CLK_X ）
占空比*
占空比*
上升时间*
下降时间*
抖动，周期（ RMS ） *
抖动，周期（峰 - 峰值） *
符号
条件/描述
时钟
（兆赫）
分钟。
典型值。
马克斯。
单位
晶体振荡器输出
测量@ 1.4V ;
L
= 20pF的
PLL产生的输出
测量@ 1.4V ;
L
= 20pF的
t
r
t
f
t
j(1σ)
t
J（下ΔP ）
t
J（下LT ）
V
O
= 0.4V至2.4V ;
L
= 20pF的
V
O
= 2.4V至0.4V ;
L
= 20pF的
从上升沿到下一个上升沿在V
DD
/2, C
L
=
20pF
从上升沿到下一个上升沿在V
DD
/2, C
L
=
20pF
PLL衍生的输出
从0-500μs在V
DD
/2, C
L
= 20pF的
比较理想的时钟源
PLL产生的输出
@ 100KHz的从根本抵消
43
45
51
51
2.2
1.8
50
400
57
55
%
%
ns
ns
ps
ps
抖动，累计（ RMS ） *
100
ps
相位噪声*
-80
dBc的/赫兹
5
7.11.00
FS6322-05
AMERICAN MICROSYSTEMS，INC 。
三-PLL时钟发生器IC
2000年7月
1.0
特点
2.0
描述
三锁相环深基准，反馈和后
分频器提供精确的时钟频率
多路输出提供了多种时钟选项
输出可为三态板测试
S0，S1和S2的输入修改输出频率
设计灵活性
3.3V操作
接受5到30MHz的晶体（见频率表
为所需的特定参考频率）
自定义频率模式，引脚和封装
是可用的。请联系您当地的AMI销售表象
表性的更多信息。
的FS6322是一个基于ROM的CMOS时钟发生器集成电路
为了尽量减少在弗吉尼亚州成本和元件数
riety电子系统。
三个低抖动的锁相环（ PLL）的驱动多达5
低偏移时钟输出，以提供灵活性程度高
相容性。该器件采用16引脚SOIC ，以迷你
迈兹电路板空间。
高分辨率分频器功能允许代
理想的频率。
图1 ：引脚配置
CLK_C
VDD
VSS
XOUT / REFIN
XIN
CLK -E
CLK -D
CLK -F
1
2
3
16
15
14
OE
S2
VDD
S1
S0
VSS
CLK_A
CLK_B
FS6322
4
5
6
7
8
13
12
11
10
9
16针（ 0.150 “ ） SOIC
图2 ：框图
OE
XIN
XOUT
水晶
振荡器
PLL A
时钟
逻辑
CLK_A
CLK_B
CLK_C
CLK -D
CLK -E
CLK -F
PLL B
PLL
S2:S0
设备
控制
FS6322-05
ISO9001
7.11.00
FS6322-05
三-PLL时钟发生器IC
2000年7月
表1 ：引脚说明
关键字： AI =模拟输入; AO =模拟输出; DI =数字输入; DI
U
=输入，带内部上拉; DI
D
=输入，带内部上拉下来; DIO =数字输入/输出; DI - 3 =三电平数字输入，
DO =数字输出; P =电源/接地; ＃ =低电平有效引脚
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
TYPE
DO
P
P
AI
AO
DO
DO
DO
DO
DO
P
DI
DI
U
U
名字
CLK_C
VDD
VSS
XOUT / REFIN
XIN
CLK -E
CLK -D
CLK -F
CLK_B
CLK_A
VSS
S0
S1
VDD
S2
OE
C时钟输出
描述
电源（ 3.3V标称 - 见版本的具体信息）
地
晶体振荡器驱动器/外部基准输入
晶体振荡器反馈
ê时钟输出
D时钟输出
f个时钟输出
一个时钟输出
B时钟输出
地
频率选择控制输入
频率选择控制输入
电源（ 5V至3.3V ）
频率选择控制输入
输出使能输入：逻辑高电平使输出;逻辑低电平输出三态（高阻）
P
DI
DI
U
U
表2 ：频率表 - FS6322-05 （ 3.3volt ）
（以MHz为单位的所有频率）
S2
S1
S0
FREF
CLK_A
（引脚10 ）
CLK_B
（引脚9 ）
CLK_C
（引脚1）
CLK -D
（引脚7 ）
CLK -E
（引脚6 ）
CLK -F
（引脚8 ）
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
16.0000
11.0592
13.5000
13.5000
13.5000
13.5000
13.5000
13.5000
25.00000
24.57600
36.86400
33.86880
33.86880
33.86880
33.86880
33.86880
10.00000
11.28960
18.43200
16.93440
73.72800
67.73760
49.15200
36.86400
1.84320
1.84320
16.93440
16.93440
49.15200
45.15840
32.76800
24.57600
0.00000
33.33336
27.00000
27.00000
27.00000
27.00000
27.00000
27.00000
0.00000
25.00002
33.86880
33.86880
27.00000
27.00000
27.00000
27.00000
0.00000
20.00002
54.00000
54.00000
54.00000
54.00000
54.00000
54.00000
2
7.11.00
AMERICAN MICROSYSTEMS，INC 。
FS6322-05
三-PLL时钟发生器IC
2000年7月
3.0
电气规格
表3 ：绝对最大额定值
注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这些条件代表了一个压力等级的设备而已，并运行在
这些或超过本规范中提到的操作限制等条件是不是暗示。暴露在绝对最大额定值条件下，其条件可能会影响设备的性能，
功能性和可靠性。
参数
电源电压，直流电压（V
SS
=接地）
输入电压， DC
输出电压，直流
输入钳位电流，直流电压（V
I
＆ LT ; 0或V
I
＆ GT ; V
DD
)
输出钳位电流，直流电压（V
I
＆ LT ; 0或V
I
＆ GT ; V
DD
)
存储温度范围（无冷凝）
环境温度范围，在偏置
结温
焊接温度（焊接， 10秒）
输入的静电放电电压保护（ MIL- STD 883E ，方法3015.7 ）
符号
V
DD
V
I
V
O
I
IK
I
OK
T
S
T
A
T
J
分钟。
V
SS
-0.5
V
SS
-0.5
V
SS
-0.5
-50
-50
-65
-55
马克斯。
7
V
DD
+0.5
V
DD
+0.5
50
50
150
125
150
260
2
单位
V
V
V
mA
mA
°C
°C
°C
°C
kV
注意：静电敏感设备
如果该设备进行了高能量，可能会发生导致的功能或性能损失永久性损坏elec-
trostatic放电。
表4 ：工作条件
参数
电源电压
工作温度范围
晶体谐振器频率
输出负载电容
符号
V
DD
T
A
f
XIN
C
L
条件/描述
3.3V ± 10%
分钟。
3
0
5
典型值。
3.3
马克斯。
3.6
70
30
20
单位
V
°C
兆赫
pF
3
7.11.00
FS6322-05
三-PLL时钟发生器IC
2000年7月
表5 ：直流电气规格
除非另有说明，V
DD
= 3.3V ±10％ ，对任何输出端无负载和环境温度范围T
A
= 0℃至70℃。带星号（ * ）的参数代表的名义表征
数据并没有生产测试，以任何特定的限制。其中，给予， MIN和MAX特征数据
±
3σ的典型。负电流表示电流流出的装置。
参数
整体
电源电流，动态，与加载
输出
数字输入（ OE ， S2 ， S0 ）
高电平输入电压
低电平输入电压
高层次的输入电流
低电平输入电流（拉）
数字输入（ S1 ）
高电平输入电压
低电平输入电压
高层次的输入电流
低电平输入电流（拉）
晶体振荡器
晶体负载电容
晶振驱动电平
时钟输出（ CLKA ， CLKB ）
输出电流高
输出电流低
短路电流源*
短路灌电流*
输出阻抗*
符号
条件/描述
分钟。
典型值。
马克斯。
单位
I
DD
f
XTAL
= 27MHz的;
L
= 0pF ，V
DD
= 3.3V
FS6322-05 ： S [ 2：0] = [100]
20
mA
V
IH
V
IL
I
IH
I
IL
V
IN
= V
DD
V
IN
= 0V
2.4
V
SS
-0.3
-1
-8
V
DD
+0.3
0.8
1
V
V
A
A
V
IH
V
IL
I
IH
I
IL
V
IN
= V
DD
V
IN
= 0V
2.4
V
SS
-0.3
-1
-16
V
DD
+0.3
0.8
1
V
V
A
A
C
L（ XTAL ）
看到由连接到XIN和晶体
XOUT
R
XTAL
=20
16
200
pF
uW
I
OH
I
OL
I
职业安全与卫生
I
OSL
z
OH
z
OL
V
O
= 2.4V
V
O
= 0.4V
V
O
= 0V ;短路的30岁，最大
V
O
= 3.3V ;短路的30岁，最大
V
O
= 0.5V
DD
;输出驱动高
V
O
= 0.5V
DD
;输出驱动低
-4
4
-35
40
45
45
mA
mA
mA
mA
4
7.11.00
AMERICAN MICROSYSTEMS，INC 。
FS6322-05
三-PLL时钟发生器IC
2000年7月
表6 ：AC时序规范
除非另有说明，V
DD
= 3.3V ±10％ ，对任何输出端无负载和环境温度范围T
A
= 0℃至70℃。带星号（ * ）的参数代表的名义表征
数据并没有生产测试，以任何特定的限制。其中，给予， MIN和MAX特征数据
±
3σ的典型。
参数
时钟输出（ CLK_X ）
占空比*
占空比*
上升时间*
下降时间*
抖动，周期（ RMS ） *
抖动，周期（峰 - 峰值） *
符号
条件/描述
时钟
（兆赫）
分钟。
典型值。
马克斯。
单位
晶体振荡器输出
测量@ 1.4V ;
L
= 20pF的
PLL产生的输出
测量@ 1.4V ;
L
= 20pF的
t
r
t
f
t
j(1σ)
t
J（下ΔP ）
t
J（下LT ）
V
O
= 0.4V至2.4V ;
L
= 20pF的
V
O
= 2.4V至0.4V ;
L
= 20pF的
从上升沿到下一个上升沿在V
DD
/2, C
L
=
20pF
从上升沿到下一个上升沿在V
DD
/2, C
L
=
20pF
PLL衍生的输出
从0-500μs在V
DD
/2, C
L
= 20pF的
比较理想的时钟源
PLL产生的输出
@ 100KHz的从根本抵消
43
45
51
51
2.2
1.8
50
400
57
55
%
%
ns
ns
ps
ps
抖动，累计（ RMS ） *
100
ps
相位噪声*
-80
dBc的/赫兹
5
7.11.00
QQ：2881677436 复制
