FS612509-01/-02
AMERICAN MICROSYSTEMS，INC 。
1 ：9的零延迟时钟缓冲器IC
2000年11月
1.0
特点
2.0
描述
产生的五个输出（ 1Y0到1Y4 ）和一个银行
四个输出（ 2Y0到2Y3 ）来自一个REF-银行
erence时钟输入（CLK）
专为满足PLL组件规格
如PC133 SDRAM DIMM注册注意
设计规范网络阳离子
外部反馈输入（ FBIN ）来同步所有
时钟输出到时钟输入
工作频率： 25MHz的140MHz的
严密的跟踪偏差（扩频宽容）
片上25Ω串联阻尼电阻器用于驱动
点至点的载荷
独立的银行控件：
M
信号1G启用或禁用输出1Y0 - 1Y4
M
2G信号启用或禁用输出2Y0 - 2Y3
可提供自动关机选项，打开
关闭PLL和力量的所有输出低电平时为参考
ENCE时钟停止（ FS612509-02 ）
封装采用24引脚TSSOP
该FS612509是一个低偏移，低抖动CMOS零延迟
锁相环（PLL），时钟缓冲器IC，设计用于高
速度主板的应用，如那些使用
133MHz的SDRAM 。
九缓冲时钟输出，从机载衍生
开环PLL 。锁相环对齐的频率和相位
所有的输出时钟的输入时钟CLK ，包括一个
FBOUT时钟反馈到FBIN关闭循环。
一组五个输出1Y0 1Y4来启用和
禁用低的高有效1G信号。第二个
组四个输出2Y0 2Y3来启用和显示
由高电平有效的2G信号体健低。该锁相环可以是
拉AVDD旁路至地。
图2 ：引脚配置
AGND
VDD
1Y0
1Y1
1Y2
GND
GND
1
2
3
4
24
23
22
21
CLK
AVDD
VDD
2Y0
2Y1
GND
GND
2Y2
2Y3
VDD
2G
FBIN
FS612509
5
6
7
8
9
10
11
12
20
19
18
17
16
15
14
13
图1 ：框图
VDD
1Y3
1Y4
VDD
1G
FBOUT
1G
1Y0
1Y1
AVDD
1Y2
1Y3
表1 ：功能表
输入
PLL
AVDD
1G
L
L
H
H
H
L
L
H
H
H
2G
L
H
L
H
H
L
H
L
H
H
CLK
H
H
H
H
L
H
H
H
H
L
1Y0-1Y4
L
L
H
H
L
L
L
H
H
L
2Y0-2Y3
L
H
L
H
L
L
H
L
H
L
FBOUT
H
H
H
H
L
H
H
H
H
L
11.29.00
FBIN
PLL
CLK
AGND
1Y4
2Y0
2Y1
2Y2
产量
2G
PLL旁路
H
H
H
H
H
L
L
L
L
L
2Y3
FS612509
FBOUT
GND
本文件包含的新产品信息。在此说明和信息，如有变更，恕不另行通知。
ISO9001
QS9000
零延迟
FS612509-01/-02
1 ：9的零延迟时钟缓冲器IC
AMERICAN MICROSYSTEMS，INC 。
2000年11月
表2 ：引脚说明
关键字： AI =模拟输入; AO =模拟输出; DI =数字输入; DI
U
=输入，带内部上拉; DI
D
=输入，带内部上拉下来; DIO =数字输入/输出; DI - 3 =三电平数字输入，
DO =数字输出; P =电源/接地; ＃ =低电平有效引脚
针
11
14
3
4
5
8
9
21
20
17
16
23
1
24
13
12
6, 7, 18, 19
2, 10, 15, 22
TYPE
DI
DI
DO
DO
DO
DO
DO
DO
DO
DO
DO
P
P
DI
DI
DO
P
P
名字
1G
2G
1Y0
1Y1
1Y2
1Y3
1Y4
2Y0
2Y1
2Y2
2Y3
AVDD
AGND
CLK
FBIN
FBOUT
GND
VDD
描述
输出使银行停止1个时钟周期（ 1Y0 - 1Y4 ）处于低状态时，此引脚为低电平
输出使能停止银行2个时钟（ 2Y0 - 2Y3 ）处于低状态时，此引脚为低电平
时钟输出
时钟输出
时钟输出
时钟输出
时钟输出
时钟输出
时钟输出
时钟输出
时钟输出
电源/测试模式使能。该引脚提供电源给内部PLL 。当
引脚被拉低时，PLL被旁路，输出时钟直接跟随输入时钟
PLL电源接地
参考时钟输入（注意：
-02版本有这个引脚的上拉下来）
反馈时钟输入端，连接到FBOUT完成循环
反馈输出时钟
地上所有的时钟输出
电源所有输出时钟
2银行
通过2G启用
银行1
由1G启用
ISO9001
QS9000
2
FS612509-01/-02
AMERICAN MICROSYSTEMS，INC 。
1 ：9的零延迟时钟缓冲器IC
2000年11月
3.0
设备操作
该FS612509是用于对使用零延迟缓冲器
缓冲PC133 SDRAM DIMM内存模块。
该FS612509精确对准的频率和相位
通过使用一个片上的输出时钟输入CLK的
锁相回路（PLL ） 。该PLL产生高达9低
歪斜，低抖动的CLK的副本，与输出AD-
justed为50 ％的占空比。
该FBOUT时钟必须硬连接到FBIN引脚来
完成循环。在PLL主动地调整输出
时钟使得存在的为参考之间没有相位误差
EnCE的时钟（CLK）和反馈时钟（ FBIN ） 。
由于该装置使用了一个PLL锁定的输出时钟
输入时钟，有一个电稳定时间
是必需的PLL来实现相位锁定。
需要注意的是所有输入和输出使用LVCMOS信号列弗
ELS 。
逻辑高的1G使银行1输出摆幅在
相位与参考时钟CLK 。逻辑低电平上1G
迫使银行1至逻辑低状态。
四个时钟输出的第二个银行由2Y0到
2Y3和时钟使能或由2G禁用
信号。逻辑高电平上2G使得银行2输出
荡的相位与参考时钟CLK 。逻辑低电平
在2G迫使银行2至逻辑低状态。
的函数表示于表1 1G的效果和
2G能对时钟输出信号。
4.0
跟踪偏移
基于PLL的缓冲器IC可能需要遵循一个电子数
频谱调制的基准时钟的频率
比66MHz的更大。扩频调制限制
峰值EMI辐射故意抖动引入到
一个时钟信号，从而有效地散布的峰值能量比
的频率范围。
下游PLL ，包含在一个时钟缓冲器IC等
因为这一条，必须仔细跟踪调制输入REF-
erence时钟。的措施如何严密下游
锁相环如下调制时钟被称为跟踪
歪斜。为了确保紧跟踪歪斜，环路频带 -
宽度的下游PLL被增大，并且循环
相位角的减小超过了典型的基于PLL的
时钟发生器。
调制谱中使用的跟踪影响
歪斜。的最大频率的变化发生在
配置文件限制在调制改变斜率
极性。要跟踪的突然逆转的时钟频率，
下游PLL必须有一个大的环路带宽。
下游PLL的追上来的能力
调制时钟由环传递函数来确定
化相角。
扩频基准时钟应该是一个
三角波或非线性的调制信息，用
为50kHz或更小的调制频率。
3.1
PLL旁路
当AVDD引脚被拉低，参考时钟
信号旁路PLL和直接通过被带到
到输出。该PLL掉电和设备
充当一个扇出缓冲器。
请注意，如果AVDD被重新建立时，PLL需要
上电和稳定时间锁定到输入时钟。
3.2
掉电
该FS612509-02版本提供了自动断电
功能关闭了PLL ，驱动所有输出低，
使器件进入低电流状态，如果参考
时钟停止。电源降压电路是电平敏感，
并检测任何一个直流高或低，在CLK输入。
3.3
行输出使能/禁用
可在此设备上两家银行的时钟输出。
每家银行的独立使能或禁用的
1G或2G的使能信号。
第一行由五个输出1Y0到1Y4 ，并
该时钟被使能或用1G信号被禁用。一
ISO9001
QS9000
3
FS612509-01/-02
1 ：9的零延迟时钟缓冲器IC
AMERICAN MICROSYSTEMS，INC 。
2000年11月
5.0
电气规格
表3 ：绝对最大额定值
注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这些条件代表了一个压力等级的设备而已，并运行在
这些或超过本规范中提到的操作限制等条件是不是暗示。暴露在绝对最大额定值条件下，其条件可能会影响设备的性能，
功能性和可靠性。
参数
电源电压， DC ，时钟缓冲器（V
SS
=接地）
电源电压， DC ，核心
输入电压， DC
输出电压，直流
输入钳位电流，直流电压（V
I
＆ LT ; 0或V
I
＆ GT ; V
DD
)
输出钳位电流，直流电压（V
I
＆ LT ; 0或V
I
＆ GT ; V
DD
)
存储温度范围（无冷凝）
环境温度范围，在偏置
结温
焊接温度（焊接， 10秒）
静电放电电压保护（ MIL- STD 883E ，方法3015.7 ）
符号
AV
DD
V
DD
V
I
V
O
I
IK
I
OK
T
S
T
A
T
J
分钟。
V
SS
- 0.5
V
SS
- 0.5
V
SS
- 0.5
V
SS
- 0.5
-50
-50
-65
-55
马克斯。
7
7
V
DD
+ 0.5
V
DD
+ 0.5
50
50
150
125
125
260
2
单位
V
V
V
V
mA
mA
°C
°C
°C
°C
kV
注意：静电敏感设备
如果该设备进行了高能量，可能会发生导致的功能或性能损失永久性损坏
静电放电。
表4 ：工作条件
参数
电源电压，核心和输出
工作温度范围
输出负载电容
输入频率
输入占空比
输入的上升/下降时间
符号
V
DD
T
A
C
L
f
CLK
CLK
CLK
CLK
50
40
条件/描述
3.3V ± 10%
分钟。
3.0
0
典型值。
3.3
马克斯。
3.6
70
15
140
60
3
单位
V
°C
pF
兆赫
%
ns
ISO9001
QS9000
4
FS612509-01/-02
AMERICAN MICROSYSTEMS，INC 。
1 ：9的零延迟时钟缓冲器IC
2000年11月
表5 ：直流电气规格
除非另有说明，所有电源= 3.3V，在任何输出端无负载和环境温度范围T
A
= 0℃至70℃。带星号（ * ）的参数代表的名义characteri-
矩阵特殊积数据和当前不是生产测试，以任何特定的限制。 MIN和MAX的表征数据是
±
3σ的典型。负电流表示电流流出的装置。
参数
整体
电源电流，动态
电源电流，静态
输出使能输入（ 1G ， 2G ）
高电平输入电压
低电平输入电压
输入漏电流
时钟输入（ CLK ， FBIN ）
高电平输入电压
低电平输入电压
输入漏电流
输入负载电容*
时钟输出（ 1Y0 ： 4 ， 2Y0 ： 3 ， FBOUT ）
高电平输出源电流
低电平输出灌电流
输出阻抗
三态输出电流
短路电流源*
短路灌电流*
符号
条件/描述
分钟。
典型值。
马克斯。
单位
f
CLK
= 133.33MHz ; V
DD
= 3.3V
I
DDL
V
IH
V
IL
I
I
V
IH
V
IL
I
I
C
L（中）
-01版
-02版本有CLK下拉
看到由外部时钟驱动器
输出低电平; V
DD
= 3.3V
2.0
V
SS
-0.3
-5
130
3
mA
mA
V
DD
+0.3
0.8
5
V
V
A
V
V
A
pF
2.0
V
SS
-0.3
-5
28
4
V
DD
+0.3
0.8
5
I
OH
I
OL
z
O
I
OZ
I
职业安全与卫生
I
OSL
V
DD
= 2.9V, V
O
= 2.0V
V
DD
= 3.7V, V
O
= 2.0V
V
DD
= 2.9V, V
O
= 0.8V
V
DD
= 3.7V, V
O
= 0.8V
12
12
-10
V
O
= 0V ;短路的30岁，最大
V
O
= 3.3V ;短路的30岁，最大
-18
-35
16
17
33
-12
-12
mA
mA
10
-60
90
A
mA
mA
表6 ：时钟输出驱动器（ 1Y0 ： 4 ， 2Y0 ： 3 ， FBOUT ）
电压
0.1 V
0.2 V
0.4 V
0.6 V
0.8 V
1.0 V
1.2 V
1.4 V
1.6 V
1.8 V
2.0 V
2.2 V
2.4 V
2.6 V
2.8 V
3.0 V
3.3 V
3.6 V
低驱动电流（mA ）
-47
-45
-43
-40
-38
-35
-32
-29
-26
-22
-18
-15
-10
-6
-2
0
-59
-58
-56
-55
-52
-50
-47
-45
-41
-38
-35
-31
-28
-24
-20
-15
-9
-2
高驱动电流（mA ）
2
4
8
12
16
20
24
27
31
34
38
41
43
45
48
49
2
4
9
13
17
21
25
29
33
36
40
43
46
49
51
53
56
59
60
45
30
输出电流（mA ）
15
0
0
-15
-30
-45
-60
0.5
1
1.5
2
2.5
3
3.5
30
输出电压（V）
50
90
ISO9001
QS9000
5
FS612509-01/-02
AMERICAN MICROSYSTEMS，INC 。
1 ：9的零延迟时钟缓冲器IC
2000年11月
1.0
特点
2.0
描述
产生的五个输出（ 1Y0到1Y4 ）和一个银行
四个输出（ 2Y0到2Y3 ）来自一个REF-银行
erence时钟输入（CLK）
专为满足PLL组件规格
如PC133 SDRAM DIMM注册注意
设计规范网络阳离子
外部反馈输入（ FBIN ）来同步所有
时钟输出到时钟输入
工作频率： 25MHz的140MHz的
严密的跟踪偏差（扩频宽容）
片上25Ω串联阻尼电阻器用于驱动
点至点的载荷
独立的银行控件：
M
信号1G启用或禁用输出1Y0 - 1Y4
M
2G信号启用或禁用输出2Y0 - 2Y3
可提供自动关机选项，打开
关闭PLL和力量的所有输出低电平时为参考
ENCE时钟停止（ FS612509-02 ）
封装采用24引脚TSSOP
该FS612509是一个低偏移，低抖动CMOS零延迟
锁相环（PLL），时钟缓冲器IC，设计用于高
速度主板的应用，如那些使用
133MHz的SDRAM 。
九缓冲时钟输出，从机载衍生
开环PLL 。锁相环对齐的频率和相位
所有的输出时钟的输入时钟CLK ，包括一个
FBOUT时钟反馈到FBIN关闭循环。
一组五个输出1Y0 1Y4来启用和
禁用低的高有效1G信号。第二个
组四个输出2Y0 2Y3来启用和显示
由高电平有效的2G信号体健低。该锁相环可以是
拉AVDD旁路至地。
图2 ：引脚配置
AGND
VDD
1Y0
1Y1
1Y2
GND
GND
1
2
3
4
24
23
22
21
CLK
AVDD
VDD
2Y0
2Y1
GND
GND
2Y2
2Y3
VDD
2G
FBIN
FS612509
5
6
7
8
9
10
11
12
20
19
18
17
16
15
14
13
图1 ：框图
VDD
1Y3
1Y4
VDD
1G
FBOUT
1G
1Y0
1Y1
AVDD
1Y2
1Y3
表1 ：功能表
输入
PLL
AVDD
1G
L
L
H
H
H
L
L
H
H
H
2G
L
H
L
H
H
L
H
L
H
H
CLK
H
H
H
H
L
H
H
H
H
L
1Y0-1Y4
L
L
H
H
L
L
L
H
H
L
2Y0-2Y3
L
H
L
H
L
L
H
L
H
L
FBOUT
H
H
H
H
L
H
H
H
H
L
11.29.00
FBIN
PLL
CLK
AGND
1Y4
2Y0
2Y1
2Y2
产量
2G
PLL旁路
H
H
H
H
H
L
L
L
L
L
2Y3
FS612509
FBOUT
GND
本文件包含的新产品信息。在此说明和信息，如有变更，恕不另行通知。
ISO9001
QS9000
零延迟
FS612509-01/-02
1 ：9的零延迟时钟缓冲器IC
AMERICAN MICROSYSTEMS，INC 。
2000年11月
表2 ：引脚说明
关键字： AI =模拟输入; AO =模拟输出; DI =数字输入; DI
U
=输入，带内部上拉; DI
D
=输入，带内部上拉下来; DIO =数字输入/输出; DI - 3 =三电平数字输入，
DO =数字输出; P =电源/接地; ＃ =低电平有效引脚
针
11
14
3
4
5
8
9
21
20
17
16
23
1
24
13
12
6, 7, 18, 19
2, 10, 15, 22
TYPE
DI
DI
DO
DO
DO
DO
DO
DO
DO
DO
DO
P
P
DI
DI
DO
P
P
名字
1G
2G
1Y0
1Y1
1Y2
1Y3
1Y4
2Y0
2Y1
2Y2
2Y3
AVDD
AGND
CLK
FBIN
FBOUT
GND
VDD
描述
输出使银行停止1个时钟周期（ 1Y0 - 1Y4 ）处于低状态时，此引脚为低电平
输出使能停止银行2个时钟（ 2Y0 - 2Y3 ）处于低状态时，此引脚为低电平
时钟输出
时钟输出
时钟输出
时钟输出
时钟输出
时钟输出
时钟输出
时钟输出
时钟输出
电源/测试模式使能。该引脚提供电源给内部PLL 。当
引脚被拉低时，PLL被旁路，输出时钟直接跟随输入时钟
PLL电源接地
参考时钟输入（注意：
-02版本有这个引脚的上拉下来）
反馈时钟输入端，连接到FBOUT完成循环
反馈输出时钟
地上所有的时钟输出
电源所有输出时钟
2银行
通过2G启用
银行1
由1G启用
ISO9001
QS9000
2
FS612509-01/-02
AMERICAN MICROSYSTEMS，INC 。
1 ：9的零延迟时钟缓冲器IC
2000年11月
3.0
设备操作
该FS612509是用于对使用零延迟缓冲器
缓冲PC133 SDRAM DIMM内存模块。
该FS612509精确对准的频率和相位
通过使用一个片上的输出时钟输入CLK的
锁相回路（PLL ） 。该PLL产生高达9低
歪斜，低抖动的CLK的副本，与输出AD-
justed为50 ％的占空比。
该FBOUT时钟必须硬连接到FBIN引脚来
完成循环。在PLL主动地调整输出
时钟使得存在的为参考之间没有相位误差
EnCE的时钟（CLK）和反馈时钟（ FBIN ） 。
由于该装置使用了一个PLL锁定的输出时钟
输入时钟，有一个电稳定时间
是必需的PLL来实现相位锁定。
需要注意的是所有输入和输出使用LVCMOS信号列弗
ELS 。
逻辑高的1G使银行1输出摆幅在
相位与参考时钟CLK 。逻辑低电平上1G
迫使银行1至逻辑低状态。
四个时钟输出的第二个银行由2Y0到
2Y3和时钟使能或由2G禁用
信号。逻辑高电平上2G使得银行2输出
荡的相位与参考时钟CLK 。逻辑低电平
在2G迫使银行2至逻辑低状态。
的函数表示于表1 1G的效果和
2G能对时钟输出信号。
4.0
跟踪偏移
基于PLL的缓冲器IC可能需要遵循一个电子数
频谱调制的基准时钟的频率
比66MHz的更大。扩频调制限制
峰值EMI辐射故意抖动引入到
一个时钟信号，从而有效地散布的峰值能量比
的频率范围。
下游PLL ，包含在一个时钟缓冲器IC等
因为这一条，必须仔细跟踪调制输入REF-
erence时钟。的措施如何严密下游
锁相环如下调制时钟被称为跟踪
歪斜。为了确保紧跟踪歪斜，环路频带 -
宽度的下游PLL被增大，并且循环
相位角的减小超过了典型的基于PLL的
时钟发生器。
调制谱中使用的跟踪影响
歪斜。的最大频率的变化发生在
配置文件限制在调制改变斜率
极性。要跟踪的突然逆转的时钟频率，
下游PLL必须有一个大的环路带宽。
下游PLL的追上来的能力
调制时钟由环传递函数来确定
化相角。
扩频基准时钟应该是一个
三角波或非线性的调制信息，用
为50kHz或更小的调制频率。
3.1
PLL旁路
当AVDD引脚被拉低，参考时钟
信号旁路PLL和直接通过被带到
到输出。该PLL掉电和设备
充当一个扇出缓冲器。
请注意，如果AVDD被重新建立时，PLL需要
上电和稳定时间锁定到输入时钟。
3.2
掉电
该FS612509-02版本提供了自动断电
功能关闭了PLL ，驱动所有输出低，
使器件进入低电流状态，如果参考
时钟停止。电源降压电路是电平敏感，
并检测任何一个直流高或低，在CLK输入。
3.3
行输出使能/禁用
可在此设备上两家银行的时钟输出。
每家银行的独立使能或禁用的
1G或2G的使能信号。
第一行由五个输出1Y0到1Y4 ，并
该时钟被使能或用1G信号被禁用。一
ISO9001
QS9000
3
FS612509-01/-02
1 ：9的零延迟时钟缓冲器IC
AMERICAN MICROSYSTEMS，INC 。
2000年11月
5.0
电气规格
表3 ：绝对最大额定值
注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这些条件代表了一个压力等级的设备而已，并运行在
这些或超过本规范中提到的操作限制等条件是不是暗示。暴露在绝对最大额定值条件下，其条件可能会影响设备的性能，
功能性和可靠性。
参数
电源电压， DC ，时钟缓冲器（V
SS
=接地）
电源电压， DC ，核心
输入电压， DC
输出电压，直流
输入钳位电流，直流电压（V
I
＆ LT ; 0或V
I
＆ GT ; V
DD
)
输出钳位电流，直流电压（V
I
＆ LT ; 0或V
I
＆ GT ; V
DD
)
存储温度范围（无冷凝）
环境温度范围，在偏置
结温
焊接温度（焊接， 10秒）
静电放电电压保护（ MIL- STD 883E ，方法3015.7 ）
符号
AV
DD
V
DD
V
I
V
O
I
IK
I
OK
T
S
T
A
T
J
分钟。
V
SS
- 0.5
V
SS
- 0.5
V
SS
- 0.5
V
SS
- 0.5
-50
-50
-65
-55
马克斯。
7
7
V
DD
+ 0.5
V
DD
+ 0.5
50
50
150
125
125
260
2
单位
V
V
V
V
mA
mA
°C
°C
°C
°C
kV
注意：静电敏感设备
如果该设备进行了高能量，可能会发生导致的功能或性能损失永久性损坏
静电放电。
表4 ：工作条件
参数
电源电压，核心和输出
工作温度范围
输出负载电容
输入频率
输入占空比
输入的上升/下降时间
符号
V
DD
T
A
C
L
f
CLK
CLK
CLK
CLK
50
40
条件/描述
3.3V ± 10%
分钟。
3.0
0
典型值。
3.3
马克斯。
3.6
70
15
140
60
3
单位
V
°C
pF
兆赫
%
ns
ISO9001
QS9000
4
FS612509-01/-02
AMERICAN MICROSYSTEMS，INC 。
1 ：9的零延迟时钟缓冲器IC
2000年11月
表5 ：直流电气规格
除非另有说明，所有电源= 3.3V，在任何输出端无负载和环境温度范围T
A
= 0℃至70℃。带星号（ * ）的参数代表的名义characteri-
矩阵特殊积数据和当前不是生产测试，以任何特定的限制。 MIN和MAX的表征数据是
±
3σ的典型。负电流表示电流流出的装置。
参数
整体
电源电流，动态
电源电流，静态
输出使能输入（ 1G ， 2G ）
高电平输入电压
低电平输入电压
输入漏电流
时钟输入（ CLK ， FBIN ）
高电平输入电压
低电平输入电压
输入漏电流
输入负载电容*
时钟输出（ 1Y0 ： 4 ， 2Y0 ： 3 ， FBOUT ）
高电平输出源电流
低电平输出灌电流
输出阻抗
三态输出电流
短路电流源*
短路灌电流*
符号
条件/描述
分钟。
典型值。
马克斯。
单位
f
CLK
= 133.33MHz ; V
DD
= 3.3V
I
DDL
V
IH
V
IL
I
I
V
IH
V
IL
I
I
C
L（中）
-01版
-02版本有CLK下拉
看到由外部时钟驱动器
输出低电平; V
DD
= 3.3V
2.0
V
SS
-0.3
-5
130
3
mA
mA
V
DD
+0.3
0.8
5
V
V
A
V
V
A
pF
2.0
V
SS
-0.3
-5
28
4
V
DD
+0.3
0.8
5
I
OH
I
OL
z
O
I
OZ
I
职业安全与卫生
I
OSL
V
DD
= 2.9V, V
O
= 2.0V
V
DD
= 3.7V, V
O
= 2.0V
V
DD
= 2.9V, V
O
= 0.8V
V
DD
= 3.7V, V
O
= 0.8V
12
12
-10
V
O
= 0V ;短路的30岁，最大
V
O
= 3.3V ;短路的30岁，最大
-18
-35
16
17
33
-12
-12
mA
mA
10
-60
90
A
mA
mA
表6 ：时钟输出驱动器（ 1Y0 ： 4 ， 2Y0 ： 3 ， FBOUT ）
电压
0.1 V
0.2 V
0.4 V
0.6 V
0.8 V
1.0 V
1.2 V
1.4 V
1.6 V
1.8 V
2.0 V
2.2 V
2.4 V
2.6 V
2.8 V
3.0 V
3.3 V
3.6 V
低驱动电流（mA ）
-47
-45
-43
-40
-38
-35
-32
-29
-26
-22
-18
-15
-10
-6
-2
0
-59
-58
-56
-55
-52
-50
-47
-45
-41
-38
-35
-31
-28
-24
-20
-15
-9
-2
高驱动电流（mA ）
2
4
8
12
16
20
24
27
31
34
38
41
43
45
48
49
2
4
9
13
17
21
25
29
33
36
40
43
46
49
51
53
56
59
60
45
30
输出电流（mA ）
15
0
0
-15
-30
-45
-60
0.5
1
1.5
2
2.5
3
3.5
30
输出电压（V）
50
90
ISO9001
QS9000
5
QQ：2881677436 复制
