www.fairchildsemi.com
FMS7951
零延迟时钟乘法器
特点
低电压CMOS或PECL参考输入
高达175 MHz的输出频率的
九CON连接的可配置输出
输出使能引脚
250 ps输出的输出歪斜
300 ps的周期循环抖动
V
DD
的3.3V ± 0.2V范围
商业级温度范围
可提供32引脚TQFP
它有四个银行CON连接可配置输出。通过外部CON-
necting输出到FBIN之一，内部PLL将
锁定相位和频率与输入时钟。任何
改变输入时钟将被输出进行跟踪。
根据用于反馈连接所选择的输出，
的输出频率会随着1X，2X或输入的4X 。
REF_SEL允许PECL输入或TCLK之间的一个选择
CMOS时钟驱动输入。 PLL_EN连接和低
REF_SEL高电平将由通过锁相回路。在这
模式， FMS7951将在时钟缓冲器模式，其中的任何
时钟应用到TCLK将分下降到4个输出
把银行。这是理想的系统诊断测试。当
PLL_EN为高电平时，PLL被启用，任何时钟应用
到TCLK将被锁定在相位和频率，以
FBIN 。当REF_SEL是高PECL_CLK被激活。
FMS7951为3.3伏特，并在32引脚LQFP封装。
描述
FMS7951是一种高速，零延迟，低偏移时钟驱动器。它
采用锁相环技术来产生频率高达
175兆赫。
框图
REF_SEL
PLL_EN
OE
TCLK
QA
MUX
MUX
PECL_CLK
PECL_CLK
FBIN
QC1
QD0
QD1
DIV_SEL一
QD2
DIV_SEL B
DIV_SEL
DIV_SEL
QD4
控制
逻辑
PLL
QC0
QB
QD3
REV 。 1.0.0 01年1月9日
产品speci fi cation
FMS7951
引脚分配
REF_SEL
GNDOUT
QA
VDDOUT
GNDOUT
PLL_EN
TCLK
VDDCOR
FBIN
DIV_SEL一
DIV_SEL B
DIV_SEL
DIV_SEL
GNDCOR
PECL_CLK
32 31 30 29 28 27 26 25
24
1
2
23
3
4
5
6
7
8
9 10 11 12 13 14 15 16
GNDOUT
PECL_CLK
OE
VDDOUT
QD3
VDDOUT
QD4
QD2
22
32-PIN
LQFP
21
20
19
18
17
QB
QC0
VDDOUT
QC1
GNDOUT
QD0
VDDOUT
QD1
GNDOUT
引脚说明
引脚名称
VDDCOR
FBIN
DIV_SEL （ A：D ）
GNDCOR
PECL_CLK /
PECL_CLK
OE
VDDOUT
针＃
1
2
3, 4, 5, 6
7
8, 9
10
11, 15, 19, 23, 27
PIN TYPE
PWR
IN
IN
PWR
IN
IN
PWR
OUT
PWR
IN
IN
IN
描述
电源连接。
电源的核心逻辑和PLL
电路。连接到3.3伏的标称。
反馈。
PLL反馈输入。用户把它连接到一个
的输出。
分频比选择：
它把时钟为所希望的值。看
表2.没有内部上拉或下拉。
接地连接。
地面为核心逻辑和锁相环电路。
连接到公共系统接地平面。
PECL时钟输入：
这些都是差分PECL输入时
REF_SEL为低时，它们被激活。
输出使能。
高时，所有输出高阻抗。
正常操作置为低电平时。
电源连接。
电源所有输出缓冲器。
连接到3.3伏的标称。
时钟输出。
这些输出多输入的。
接地连接。
地对所有输出。连接
常见的系统接地平面。
测试时钟。
当PLL -CS为低电平时，所有输出缓冲区的拷贝
TCLK 。
PLL使能。
低时， PLL被通过。
参考选择。
当低， PECL_CLK / PECL_CLK使用
为输入。当高， TCLK用于输入。
Q
A
; Q
B
; Q
C
(0:1); 12, 14, 16, 18, 20,
22, 24, 26, 28
Q
D
(0:4)
GNDOUT
TCLK
PLL_EN
REF_SEL
13, 17, 21, 25, 29
30
31
32
2
REV 。 1.0.0 01年1月9日
FMS7951
产品speci fi cation
表1.功能
REF_SEL
0
0
0
1
1
1
PLL_EN
0
0
1
0
0
1
OE
1
0
0
1
0
0
PLL
由通
由通
启用
由通
由通
启用
所有输出
高阻
运行
运行
高阻
运行
运行
输入
PECL_CLK
PECL_CLK
PECL_CLK
TCLK
TCLK
TCLK
表2.输入 - 输出频率
DIV_SELA
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
DIV_SELB
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
DIV_SELC
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
DIV_SELD
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
QA
2XREF
4XREF
2XREF
4XREF
2XREF
4XREF
2XREF
4XREF
REF
2XREF
REF
2XREF
REF
2XREF
REF
2XREF
QB
REF
2XREF
REF
2XREF
1/2REF
REF
1/2REF
REF
REF
2XREF
REF
2XREF
1/2REF
REF
1/2REF
REF
QC
REF
2XREF
1/2REF
REF
REF
2XREF
1/2REF
REF
REF
2XREF
1/2REF
REF
REF
2XREF
1/2REF
REF
QD
REF
REF
REF
REF
REF
REF
REF
REF
REF
REF
REF
REF
REF
REF
REF
REF
注意：
1.参考输入可以是PECL_CLK或TCLK输入。
2. FBIN是依赖于QD输出表
表3分频选择功能
DIV_SEL一
0
1
DIV_SEL B
0
1
DIV_SEL
0
1
DIV_SEL
0
1
QA
÷
2
÷
4
QB
÷
4
÷
8
QC
÷
4
÷
8
QD
÷
4
÷
8
REV 。 1.0.0 01年1月9日
3
产品speci fi cation
FMS7951
绝对最大额定值
符号
V
DD
, V
IN
T
英镑
T
B
T
A
参数
电压的任何引脚对地
储存温度
环境温度
工作温度
评级
-0.5 7.0
-65到150
-55至125
0到70
单位
V
°C
°C
°C
应力大于表中所列可能导致器件的永久性损坏。这些代表一个额定值。
该设备在这些或以上的特定网络版在本规范的操作部分的任何其他条件的操作
不是暗示。长时间的最大条件可能会影响可靠性。
DC电气特性
T
A
= 0至70℃ ;电源电压3.3 V± 0.2V （除非另有说明）
参数
输入低电压
输入高电压
输入低电平电流
输入高电流
峰峰值输入
电压
共模范围
输出低电压
输出高电压
输入电容
(1)
电源电流
时钟稳定
(1)
符号
V
IL
V
IH
I
IL
I
IH
V
PP
V
CMR
V
OL
V
OH
C
IN
I
DD
T
刺
输出负载
从V
DD
= 3.3V至1 ％目标
待定
I
OL
= 40毫安
I
OH
= -40mA
2.2
7.0
150
10
条件
TCLK ;控制引脚
TCLK ;控制引脚
V
IN
= 0
V
IN
= V
DD
PECL_CLK / PCL_CLK
2.0
-10
-30
0.3
V
DD
-2.0
分钟。
典型值。
马克斯。
0.8
3.6
10
30
1.0
V
DD
-0.6
0.5
单位
V
V
A
A
V
mV
V
V
pF
mA
mS
注意：
1.设计保证，不受100 ％生产测试。
AC电气特性
T
A
= 0至70℃ ;电源电压V
DD
= 3.3V ± 0.2V ，C
L
= 10 pF（除非另有说明）
参数
输入频率
符号
F
IN
条件
反馈除数= 2
反馈除数= 4
反馈除数= 8
TCLK输入上升/下降时间
(1)
TCLK输入占空比
(1)
输出频率范围
T
R_IN
/T
F_IN
D
T_IN
F
OUT
Q
A
; DIV_SEL A = 0V
Q
B
, Q
C
& Q
D
;
DIV_SEL B，C， D = 0V
输出到输出偏斜
输入FBIN延迟
T
SK1
T
SK2
V
TH
= V
DD
/ 2; DIV_SEL A = 0
V
TH
= V
DD
/ 2; DIV_SEL A = 1
TCLK
PECL_CLK
-300
50
-950
分钟。
10
10
10
–
25
典型值。
马克斯。
175
85
42
3.0
75
175
88
750
300
400
-600
pS
ns
%
兆赫
兆赫
pS
单位
兆赫
4
REV 。 1.0.0 01年1月9日
www.fairchildsemi.com
FMS7951
零延迟时钟乘法器
特点
低电压CMOS或PECL参考输入
高达175 MHz的输出频率的
九CON连接的可配置输出
输出使能引脚
250 ps输出的输出歪斜
300 ps的周期循环抖动
V
DD
的3.3V ± 0.2V范围
商业级温度范围
可提供32引脚TQFP
它有四个银行CON连接可配置输出。通过外部CON-
necting输出到FBIN之一，内部PLL将
锁定相位和频率与输入时钟。任何
改变输入时钟将被输出进行跟踪。
根据用于反馈连接所选择的输出，
的输出频率会随着1X，2X或输入的4X 。
REF_SEL允许PECL输入或TCLK之间的一个选择
CMOS时钟驱动输入。 PLL_EN连接和低
REF_SEL高电平将由通过锁相回路。在这
模式， FMS7951将在时钟缓冲器模式，其中的任何
时钟应用到TCLK将分下降到4个输出
把银行。这是理想的系统诊断测试。当
PLL_EN为高电平时，PLL被启用，任何时钟应用
到TCLK将被锁定在相位和频率，以
FBIN 。当REF_SEL是高PECL_CLK被激活。
FMS7951为3.3伏特，并在32引脚LQFP封装。
描述
FMS7951是一种高速，零延迟，低偏移时钟驱动器。它
采用锁相环技术来产生频率高达
175兆赫。
框图
REF_SEL
PLL_EN
OE
TCLK
QA
MUX
MUX
PECL_CLK
PECL_CLK
FBIN
QC1
QD0
QD1
DIV_SEL一
QD2
DIV_SEL B
DIV_SEL
DIV_SEL
QD4
控制
逻辑
PLL
QC0
QB
QD3
REV 。 1.0.0 01年1月9日
产品speci fi cation
FMS7951
引脚分配
REF_SEL
GNDOUT
QA
VDDOUT
GNDOUT
PLL_EN
TCLK
VDDCOR
FBIN
DIV_SEL一
DIV_SEL B
DIV_SEL
DIV_SEL
GNDCOR
PECL_CLK
32 31 30 29 28 27 26 25
24
1
2
23
3
4
5
6
7
8
9 10 11 12 13 14 15 16
GNDOUT
PECL_CLK
OE
VDDOUT
QD3
VDDOUT
QD4
QD2
22
32-PIN
LQFP
21
20
19
18
17
QB
QC0
VDDOUT
QC1
GNDOUT
QD0
VDDOUT
QD1
GNDOUT
引脚说明
引脚名称
VDDCOR
FBIN
DIV_SEL （ A：D ）
GNDCOR
PECL_CLK /
PECL_CLK
OE
VDDOUT
针＃
1
2
3, 4, 5, 6
7
8, 9
10
11, 15, 19, 23, 27
PIN TYPE
PWR
IN
IN
PWR
IN
IN
PWR
OUT
PWR
IN
IN
IN
描述
电源连接。
电源的核心逻辑和PLL
电路。连接到3.3伏的标称。
反馈。
PLL反馈输入。用户把它连接到一个
的输出。
分频比选择：
它把时钟为所希望的值。看
表2.没有内部上拉或下拉。
接地连接。
地面为核心逻辑和锁相环电路。
连接到公共系统接地平面。
PECL时钟输入：
这些都是差分PECL输入时
REF_SEL为低时，它们被激活。
输出使能。
高时，所有输出高阻抗。
正常操作置为低电平时。
电源连接。
电源所有输出缓冲器。
连接到3.3伏的标称。
时钟输出。
这些输出多输入的。
接地连接。
地对所有输出。连接
常见的系统接地平面。
测试时钟。
当PLL -CS为低电平时，所有输出缓冲区的拷贝
TCLK 。
PLL使能。
低时， PLL被通过。
参考选择。
当低， PECL_CLK / PECL_CLK使用
为输入。当高， TCLK用于输入。
Q
A
; Q
B
; Q
C
(0:1); 12, 14, 16, 18, 20,
22, 24, 26, 28
Q
D
(0:4)
GNDOUT
TCLK
PLL_EN
REF_SEL
13, 17, 21, 25, 29
30
31
32
2
REV 。 1.0.0 01年1月9日
FMS7951
产品speci fi cation
表1.功能
REF_SEL
0
0
0
1
1
1
PLL_EN
0
0
1
0
0
1
OE
1
0
0
1
0
0
PLL
由通
由通
启用
由通
由通
启用
所有输出
高阻
运行
运行
高阻
运行
运行
输入
PECL_CLK
PECL_CLK
PECL_CLK
TCLK
TCLK
TCLK
表2.输入 - 输出频率
DIV_SELA
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
DIV_SELB
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
DIV_SELC
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
DIV_SELD
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
QA
2XREF
4XREF
2XREF
4XREF
2XREF
4XREF
2XREF
4XREF
REF
2XREF
REF
2XREF
REF
2XREF
REF
2XREF
QB
REF
2XREF
REF
2XREF
1/2REF
REF
1/2REF
REF
REF
2XREF
REF
2XREF
1/2REF
REF
1/2REF
REF
QC
REF
2XREF
1/2REF
REF
REF
2XREF
1/2REF
REF
REF
2XREF
1/2REF
REF
REF
2XREF
1/2REF
REF
QD
REF
REF
REF
REF
REF
REF
REF
REF
REF
REF
REF
REF
REF
REF
REF
REF
注意：
1.参考输入可以是PECL_CLK或TCLK输入。
2. FBIN是依赖于QD输出表
表3分频选择功能
DIV_SEL一
0
1
DIV_SEL B
0
1
DIV_SEL
0
1
DIV_SEL
0
1
QA
÷
2
÷
4
QB
÷
4
÷
8
QC
÷
4
÷
8
QD
÷
4
÷
8
REV 。 1.0.0 01年1月9日
3
产品speci fi cation
FMS7951
绝对最大额定值
符号
V
DD
, V
IN
T
英镑
T
B
T
A
参数
电压的任何引脚对地
储存温度
环境温度
工作温度
评级
-0.5 7.0
-65到150
-55至125
0到70
单位
V
°C
°C
°C
应力大于表中所列可能导致器件的永久性损坏。这些代表一个额定值。
该设备在这些或以上的特定网络版在本规范的操作部分的任何其他条件的操作
不是暗示。长时间的最大条件可能会影响可靠性。
DC电气特性
T
A
= 0至70℃ ;电源电压3.3 V± 0.2V （除非另有说明）
参数
输入低电压
输入高电压
输入低电平电流
输入高电流
峰峰值输入
电压
共模范围
输出低电压
输出高电压
输入电容
(1)
电源电流
时钟稳定
(1)
符号
V
IL
V
IH
I
IL
I
IH
V
PP
V
CMR
V
OL
V
OH
C
IN
I
DD
T
刺
输出负载
从V
DD
= 3.3V至1 ％目标
待定
I
OL
= 40毫安
I
OH
= -40mA
2.2
7.0
150
10
条件
TCLK ;控制引脚
TCLK ;控制引脚
V
IN
= 0
V
IN
= V
DD
PECL_CLK / PCL_CLK
2.0
-10
-30
0.3
V
DD
-2.0
分钟。
典型值。
马克斯。
0.8
3.6
10
30
1.0
V
DD
-0.6
0.5
单位
V
V
A
A
V
mV
V
V
pF
mA
mS
注意：
1.设计保证，不受100 ％生产测试。
AC电气特性
T
A
= 0至70℃ ;电源电压V
DD
= 3.3V ± 0.2V ，C
L
= 10 pF（除非另有说明）
参数
输入频率
符号
F
IN
条件
反馈除数= 2
反馈除数= 4
反馈除数= 8
TCLK输入上升/下降时间
(1)
TCLK输入占空比
(1)
输出频率范围
T
R_IN
/T
F_IN
D
T_IN
F
OUT
Q
A
; DIV_SEL A = 0V
Q
B
, Q
C
& Q
D
;
DIV_SEL B，C， D = 0V
输出到输出偏斜
输入FBIN延迟
T
SK1
T
SK2
V
TH
= V
DD
/ 2; DIV_SEL A = 0
V
TH
= V
DD
/ 2; DIV_SEL A = 1
TCLK
PECL_CLK
-300
50
-950
分钟。
10
10
10
–
25
典型值。
马克斯。
175
85
42
3.0
75
175
88
750
300
400
-600
pS
ns
%
兆赫
兆赫
pS
单位
兆赫
4
REV 。 1.0.0 01年1月9日
QQ：2881677436 复制
