FM3130
集成RTC /报警和64Kb的F-RAM
特点
高集成度器件替换多个器件
串行非易失性存储器
实时时钟（ RTC ）与报警
时钟输出（可编程频率）
64Kb的非易失性铁电RAM
内部组织为8Kx8
无限的读/写耐用性
45年的数据保存
无需等待的写入
实时时钟/日历
在1备份当前
A
通过BCD格式的世纪秒
跟踪闰年通过2099
使用标准的32.768 kHz晶振（ 12.5pF的）
软件校准
支持电池或电容备份
易于使用的配置
工作在2.7 3.6V
8引脚“绿色” SOIC （ -G ）和TDFN （ -DG ）
低工作电流
工业级温度-40 ° C至+ 85°C
美国保险商实验室（ UL）的认可
快速两线串行接口
高达1 MHz的最高总线频率
支持传统时序100千赫& 400千赫
通过2线接口RTC & F-RAM控制
描述
在FM3130集成了实时时钟（RTC）和
F-RAM的非易失性存储器。该器件的工作
从2.7到3.6V 。
在FM3130提供非易失性F -RAM哪些
具有快速写入速度和无限的续航能力。
这允许存储以作为额外的RAM，用于
系统微控制器或常规
非易失性存储。此内存是真正的非易失性
而不是电池供电。
实时时钟（RTC）提供时间和日期
BCD格式的信息。它可以是永久
从外部备份电源供电，无论是
一个电池或电容器。计时员使用
常见的外部32.768 kHz晶振，并提供了
校准模式，允许软件调整
计时精度。
E
T
耳鼻喉科
E
CEM 64
L
解放军31
O
吨回复： FM
S
IREC略去
B
O D用RNA
O
阿尔特
引脚配置
X1
X2
1
2
3
4
8
VDD
7
ACS
VBAK
VSS
6
5
SCL
SDA
X1
X2
VBAK
VSS
1
2
3
4
顶视图
8
7
6
5
VDD
ACS
SCL
SDA
引脚名称
X1, X2
ACS
SDA
SCL
VBAK
VDD
VSS
功能
水晶连接
报警器/校准/ SqWave
串行数据
串行时钟
电池备份电源
电源电压
地
订购信息
FM3130-G
FM3130-GTR
FM3130-DG
FM3130-DGTR
“绿色” / RoHS指令的8引脚SOIC
“绿色” / RoHS指令的8引脚SOIC ，
磁带&卷轴
“绿色” / RoHS指令的8引脚TDFN
“绿色” / RoHS指令的8引脚TDFN封装，
磁带&卷轴
本产品符合每Ramtron公司的条款规范
标准保修。该产品已经完成了Ramtron的内部
资格测试，并达到生产状态。
修订版3.2
2011年9月
Ramtron的国际公司
1850 Ramtron的驱动器，科罗拉多斯普林斯，CO 80921
（ 800 ） 545 - FRAM ， （ 719 ） 481-7000
http://www.ramtron.com
第22页1
FM3130集成RTC /闹钟带64Kb的FRAM
SCL
SDA
2-Wire
接口
封锁
F-RAM
ARRAY
特别
功能
注册
RTC校准。
RTC寄存器
X1
VDD
VBAK
引脚说明
引脚名称
X1, X2
ACS
SDA
SCL
E
T
耳鼻喉科
E
CEM 64
L
解放军31
O
吨回复： FM
S
IREC略去
B
O D用RNA
O
阿尔特
V
SW
RTC
X2
-
报警
+
开关电源
报警
512Hz/SQW
ACS
非易失性
电池供电
图1.框图
TYPE
I / O
产量
I / O
输入
VBAK
供应
VDD
VSS
供应
供应
引脚说明
32.768 kHz晶振的连接。当使用外部振荡器，适用的时钟X1
和DC中级到X2 （参见，建议水晶型部分）。
报警器/校准/方波：这是一个开漏输出，需要一个外部
上拉电阻。报警，校准和方波函数都共享这个输出。
在报警模式下，此引脚用作低电平有效报警输出。在校准模式下， 512
Hz的方波被赶了出来。在方波模式下，用户可以选择一个频
1 ， 512 ， 4096 ，或32768赫兹至用作连续输出。请参阅
表3.控制
位设置ACS引脚
以确定每个模式的位设置。
串行数据&地址：这是一个双向线路为2线接口。这是
开漏和旨在是有线或运算的结果与所述两线总线上的其它设备。该
输入缓冲器集成了施密特触发器的抗噪性和输出驱动器
包括斜率控制下降沿。一个上拉电阻。
串行时钟：串行时钟线的两线接口。数据同步出
数据部分上的下降沿，并进入在上升沿设备。 SCL输入也
集成了施密特触发器输入的抗干扰能力。
备用电源电压： 3V器件的电池或大容量的电容。如果没有备用电源
使用时，该引脚应连接到V
SS
。涓流充电器UL认证，保证无
使用锂电池，当过大的电流。
电源电压。
地
修订版3.2
2011年9月
第22页2
FM3130集成RTC /闹钟带64Kb的FRAM
概观
在FM3130器件结合了串行非易失性
RAM与实时时钟（ RTC），并报警。这些
互补的，但不同的功能分享
通用的接口在单个封装中。虽然
单片，产品被组织为两个逻辑
设备的F -RAM存储器和实时时钟/闹钟。
从系统的角度来看，他们似乎是两个
单独的装置与该串行总线上的唯一ID 。
该存储器被组织为一个独立的2线
非易失性存储器与标准设备ID值。
实时时钟和报警都与一个访问
独立的2线设备ID 。这使得时钟/日历
在保持最近被读的数据
使用的内存地址。时钟和报警是
15个特殊功能寄存器控制。该
寄存器由在电源保持
VBAK引脚，使他们能够从电池操作或
备份电容供电时， V
DD
低于设定
门槛。以下的各功能块进行说明。
实时时钟运行
实时时钟（RTC）是一种计时装置
可备份电池或电容
永久供电操作。它提供了一个软件
校准功能，让精度高。
该RTC包括一个振荡器，时钟分频器的，并且
寄存器系统供用户访问。它分割
32.768KHz的时基，并提供了一个最小的
秒（赫兹）分辨率。静态寄存器提供
具有读/写访问的时间值的用户。它
包括秒，分，时，日 - 寄存器
的最星期，日期，月和年。块
图（图2 ）示出了实时时钟功能。
用户寄存器与同步
采用计时核心研发和W位寄存器00H
如下所述。改变R位从0到1的
从核心到传输的计时信息
保持可被用户读取的寄存器。如果一个
当R被设定，那么计时更新未决
芯将被加载用户之前更新
寄存器。该寄存器被冻结，也不会
再更新，直到R位被清除为“0”。 R是
用于读取时间。
设置W位为“1”锁定用户寄存器。
它清除到“0”导致在用户的值
寄存器被加载到所述计时芯。 W是
用于写入新的时间值。用户应
某些不加载无效值，如FFh时，向
计时寄存器。更新到计时
除了核心锁定时连续发生。所有
计时寄存器必须在第一初始化
通电时或于LB位被设置。见
在LB中描述位第11页。
备用电源
实时时钟/日历旨在是
永久供电。当主系统
电源出现故障时，在V的电压
DD
脚就会下降。
当V
DD
小于V
SW
， RTC将切换到
在V备用电源
比克
。时钟
工作在以极低的电流，
最大限度地延长电池或电容器的寿命。然而，一个
优点与F-结合的时钟功能的
RAM存储器是数据不会不管丢失
备用电源。
如果没有一个V施加一个电池
DD
电源，
该设备被设计为确保I
比克
电流不超过所述1A上限。
涓流充电器
为了便于电容备份供电的V
比克
引脚可以
选择性地提供慢速充电电流。当
内存操作
在FM3130集成了64Kb的F-RAM 。该
存储器被组织成字节， 8个8192个地址
每个位。该存储器是基于F-RAM
技术。因此，它可以被视为RAM和
被读出或写入在两线总线的速度
无延迟写操作。它还提供
有效无限的读写次数不像其他
非易失性存储器技术。双线
接口协议在第12页上进一步所述。
存储阵列可以写保护
软件。两位（ WP0 ， WP1 ）寄存器0EH
控制保护设置，如图中的
下面的表格。根据该设定，保护
地址不能写入和2线接口
将不承认任何数据保护的地址。
特殊功能寄存器包含这些位
在下面详细描述。
表1. F- RAM写保护
写保护范围
WP1
无
0
底部1/4
0
底部1/2
1
全阵列
1
E
T
耳鼻喉科
E
CEM 64
L
解放军31
O
吨回复： FM
S
IREC略去
B
O D用RNA
O
阿尔特
WP0
0
1
0
1
在WP位是由电池供电。在通电
没有备份来源， WP位被清除为
“0”状态。
修订版3.2
2011年9月
第22页3
FM3130集成RTC /闹钟带64Kb的FRAM
VBC位（寄存器0EH ，比特2）被设定为“1”时，在V
比克
引脚将输出大约为80 μA至V
比克
达到V
DD
。这对电容器充电至V
DD
无需外部二极管和电阻器的充电器。
有其由使能一个快速充电模式
FC位（寄存器0EH ，第1位） 。在这种模式下，滴流
充电器电流设置为大约为1毫安，
允许大型备份电容充电更多
快。
在没有电池的情况下，在V的情况下
比克
引脚应该连接到V
SS
.
注意：在使用锂电池应该清除系统
在VBC位为0，以防止电池充电。该
V
比克
电路包括一个内部1K的
系列
电阻器作为安全元件。涓流充电器UL认证
认可。
/ OSCEN
32.768千赫
水晶
512 Hz或
SW输出
W
CF
岁月
8位
校准
当在寄存器00h开始的CAL位设置为“ 1”，则
时钟进入校准模式。在校准模式下，
ACS的输出引脚用于校准
功能和电源故障输出暂时
不可用。校准操作通过施加
数字校正基于所述计数器
频率误差。在此模式中，ACS引脚被驱动
用512赫兹（标称值）的方波。任何测量
从512 Hz的偏差转换成一个计时
错误。用户转换，以ppm测量误差
并写入相应的校正值的
校准寄存器。校正因子列
在下表中。正ppm的错误需要
负向调整，消除脉冲。负
PPM误差需要一个积极的修正，增加了
脉冲。正ppm调整的CALS
（符号）位设置为“1” ，而负ppm的
调整有CALS = 0。在校准之后，
时钟具有的最大误差
2.17 PPM或
每月0.09分钟在校准
温度。
校准设置是电池供电的，并且必须
应重新加载备份源失败。被访问
E
T
耳鼻喉科
E
CEM 64
L
解放军31
O
吨回复： FM
S
IREC略去
B
O D用RNA
O
阿尔特
振荡器
时钟
分频器
1赫兹
更新
逻辑
个月
5位
日期
6位
小时
6位
分钟
7位
秒
7位
天
3位
用户接口寄存器
R
图2.实时时钟内核框图
有位CAL.4-0寄存器01H 。只有这个值
当CAL位设置为“1”，可以被写入。对
退出校准模式下，用户必须清除
CAL位到“0”。当CAL位是“0” ，则ACS
引脚会恢复到另一个函数中定义
表3.控制位设置ACS引脚。
晶型
晶体振荡器被设计成使用一个12.5pF的
晶体而不需要外部元件，
如负载电容。在FM3130设备有
内置的匹配晶体的负载电容。
如果不使用32.768kHz的晶体，外部
振荡器可以被连接到FM3130 。申请
振荡器到X1引脚。它的高和低电压
能够驱动轨至轨或幅度低
如约500mV的峰 - 峰值。以确保适当的
操作中，一个DC偏置必须被施加到X2脚。
应的高电平和低电平之间为中心
在X1引脚。这可以用一个
分压器。参见图3 。
修订版3.2
2011年9月
第22页4
FM3130集成RTC /闹钟带64Kb的FRAM
VDD
FM3130
R1
X1
R2
选择开车X1与外部时钟和X2
与使用CMOS反相器的反相时钟。
布局建议
X1和X2晶体引脚采用非常高
阻抗电路和连接到所述振荡器
这些引脚可以通过噪音或额外负载被打乱。对
减少信号的开关噪声RTC时钟误差，
保护环应放在围绕这些垫和
保护环接地。 SDA和SCL走线应
要远离， X1 / X2垫。 X1和X2
走线长度应小于5毫米。使用一
背面或内板层上的地平面
首选。看到布局的例子。红色是顶层，
绿色是底层。
图3.外部振荡器
在这个例子中， R 1和R 2被选择为使得所述
X2的电压被周围的振荡器驱动器中心的
的水平。如果你希望避免的直流电流，可能你
布局表面贴装晶体
（红色=顶层，绿色=底层）
表2.校准调整
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
正校准慢时钟：校准将实现
校准后2.17 PPM
测量频率范围
误差范围（ PPM ）
民
最大
民
最大
程序校准寄存器到：
512.0000
511.9989
0
2.17
000000
511.9989
511.9967
2.18
6.51
100001
511.9967
511.9944
6.52
10.85
100010
511.9944
511.9922
10.86
15.19
100011
511.9922
511.9900
15.20
19.53
100100
511.9900
511.9878
19.54
23.87
100101
511.9878
511.9856
23.88
28.21
100110
511.9856
511.9833
28.22
32.55
100111
511.9833
511.9811
32.56
36.89
101000
511.9811
511.9789
36.90
41.23
101001
511.9789
511.9767
41.24
45.57
101010
511.9767
511.9744
45.58
49.91
101011
511.9744
511.9722
49.92
54.25
101100
511.9722
511.9700
54.26
58.59
101101
511.9700
511.9678
58.60
62.93
101110
511.9678
511.9656
62.94
67.27
101111
511.9656
511.9633
67.28
71.61
110000
511.9633
511.9611
71.62
75.95
110001
511.9611
511.9589
75.96
80.29
110010
511.9589
511.9567
80.30
84.63
110011
511.9567
511.9544
84.64
88.97
110100
511.9544
511.9522
88.98
93.31
110101
511.9522
511.9500
93.32
97.65
110110
511.9500
511.9478
97.66
101.99
110111
E
T
耳鼻喉科
E
CEM 64
L
解放军31
O
吨回复： FM
S
IREC略去
B
O D用RNA
O
阿尔特
X1
X2
X1
X2
VBAK
VSS
VBAK
VSS
布局为通孔水晶
（红色=顶层，绿色=底层）
修订版3.2
2011年9月
第22页5
初步
FM3130
集成RTC /闹钟和64Kb的FRAM
特点
高集成度器件替换多个器件
串行非易失性存储器
实时时钟（ RTC ）与报警
时钟输出（可编程频率）
64Kb的非易失性铁电RAM
内部组织为8Kx8
无限的读/写耐用性
10年的数据保存
无需等待的写入
快速两线串行接口
高达1 MHz的最高总线频率
支持传统时序100千赫& 400千赫
通过2线接口RTC & FRAM控制
实时时钟/日历
在1备份当前
A
通过BCD格式的世纪秒
跟踪闰年通过2099
使用标准的32.768 kHz晶振（ 12.5pF的）
软件校准
支持电池或电容备份
易于使用的配置
工作在2.7 3.6V
8引脚“绿色” SOIC （ -G ）和TDFN （ -DG ）
低工作电流
工业级温度-40 ° C至+ 85°C
描述
在FM3130集成了实时时钟（RTC）和
FRAM的非易失性存储器。该器件的工作
从2.7到3.6V 。
在FM3130提供的非易失性FRAM这
具有快速写入速度和无限的续航能力。
这允许存储以作为额外的RAM，用于
系统微控制器或常规
非易失性存储。此内存是真正的非易失性
而不是电池供电。
实时时钟（RTC）提供时间和日期
BCD格式的信息。它可以是永久
从外部备份电源供电，无论是
一个电池或电容器。计时员使用
常见的外部32.768 kHz晶振，并提供了
校准模式，允许软件调整
计时精度。
引脚配置
X1
X2
VBAK
VSS
1
2
3
4
8
7
6
5
VDD
ACS
SCL
SDA
X1
X2
VBAK
VSS
1
2
3
4
顶视图
8
7
6
5
VDD
ACS
SCL
SDA
引脚名称
X1, X2
ACS
SDA
SCL
VBAK
VDD
VSS
功能
水晶连接
报警器/校准/ SqWave
串行数据
串行时钟
电池备份电源
电源电压
地
订购信息
FM3130-G
FM3130-DG
“绿色” 8引脚SOIC
“绿色” ，8引脚TDFN
这是一个已经固定的目标规格，但受产品
改变正在申请鉴定的结果。
Ramtron的国际公司
1850 Ramtron的驱动器，科罗拉多斯普林斯，CO 80921
（ 800 ） 545 - FRAM ， （ 719 ） 481-7000
www.ramtron.com
第22页1
1.0版
2006年9月
FM3130集成RTC /闹钟带64Kb的FRAM
SCL
SDA
2-Wire
接口
封锁
FRAM
ARRAY
特别
功能
注册
RTC校准。
RTC寄存器
X1
RTC
X2
V
SW
VDD
-
+
报警
报警
512Hz/SQW
开关电源
VBAK
ACS
非易失性
电池供电
图1.框图
引脚说明
引脚名称
X1, X2
ACS
TYPE
I / O
产量
引脚说明
32.768 kHz晶振的连接。当使用外部振荡器，适用的时钟X1
和DC中级到X2 （参见，建议水晶型部分）。
报警器/校准/方波：这是一个开漏输出，需要一个外部
上拉电阻。报警，校准和方波函数都共享这个输出。
在报警模式下，此引脚用作低电平有效报警输出。在校准模式下， 512
Hz的方波被赶了出来。在方波模式下，用户可以选择一个频
1 ， 512 ， 4096 ，或32768赫兹至用作连续输出。请参阅
表3.控制
位设置ACS引脚
以确定每个模式的位设置。
串行数据&地址：这是一个双向线路为2线接口。这是
开漏和旨在是有线或运算的结果与所述两线总线上的其它设备。该
输入缓冲器集成了施密特触发器的抗噪性和输出驱动器
包括斜率控制下降沿。一个上拉电阻。
串行时钟：串行时钟线的两线接口。数据同步出
数据部分上的下降沿，并进入在上升沿设备。 SCL输入也
集成了施密特触发器输入的抗干扰能力。
备用电源电压： 3V器件的电池或大容量的电容。如果没有备用电源
使用时，该引脚应连接到V
SS
.
电源电压。
地
SDA
I / O
SCL
VBAK
VDD
VSS
输入
供应
供应
供应
1.0版
2006年9月
第22页2
FM3130集成RTC /闹钟带64Kb的FRAM
概观
在FM3130器件结合了串行非易失性
RAM与实时时钟（ RTC），并报警。这些
互补的，但不同的功能分享
通用的接口在单个封装中。虽然
单片，产品被组织为两个逻辑
设备的FRAM存储器和RTC /报警。
从系统的角度来看，他们似乎是两个
单独的装置与该串行总线上的唯一ID 。
该存储器被组织为一个独立的2线
非易失性存储器与标准设备ID值。
实时时钟和报警都与一个访问
独立的2线设备ID 。这使得时钟/日历
在保持最近被读的数据
使用的内存地址。时钟和报警是
15个特殊功能寄存器控制。该
寄存器由在电源保持
VBAK引脚，使他们能够从电池操作或
备份电容供电时， V
DD
低于设定
门槛。以下的各功能块进行说明。
实时时钟运行
实时时钟（RTC）是一种计时装置
可备份电池或电容
永久供电操作。它提供了一个软件
校准功能，让精度高。
该RTC包括一个振荡器，时钟分频器的，并且
寄存器系统供用户访问。它分割
32.768KHz的时基，并提供了一个最小的
秒（赫兹）分辨率。静态寄存器提供
具有读/写访问的时间值的用户。它
包括秒，分，时，日 - 寄存器
的最星期，日期，月和年。块
图（图2 ）示出了实时时钟功能。
用户寄存器与同步
采用计时核心研发和W位寄存器00H
如下所述。改变R位从0到1的
从核心到传输的计时信息
保持可被用户读取的寄存器。如果一个
当R被设定，那么计时更新未决
芯将被加载用户之前更新
寄存器。该寄存器被冻结，也不会
再更新，直到R位被清除为“0”。 R是
用于读取时间。
设置W位为“1”锁定用户寄存器。
它清除到“0”导致在用户的值
寄存器被加载到所述计时芯。 W是
用于写入新的时间值。用户应
某些不加载无效值，如FFh时，向
计时寄存器。更新到计时
除了核心锁定时连续发生。所有
计时寄存器必须在第一初始化
通电时或于LB位被设置。见
在LB中描述位第11页。
备用电源
实时时钟/日历旨在是
永久供电。当主系统
电源出现故障时，在V的电压
DD
脚就会下降。
当V
DD
小于V
SW
， RTC将切换到
在V备用电源
比克
。时钟
工作在以极低的电流，
最大限度地延长电池或电容器的寿命。然而，一个
优点与FRAM的组合的时钟功能
存储器是数据不会不管丢失
备用电源。
如果没有一个V施加一个电池
DD
电源，
该设备被设计为确保I
比克
电流不超过所述1A上限。
涓流充电器
为了便于电容备份供电的V
比克
引脚可以
选择性地提供慢速充电电流。当
内存操作
在FM3130集成了64Kb的FRAM 。内存
被组织以字节为单位的每个8位8192个地址。
内存是基于FRAM技术。
因此，它可以被视为RAM和读出或
写在与两线总线的速度不
延迟写操作。它也有效地提供
无限的读写次数不像其它非易失性
内存技术。两线接口
协议第12页上的进一步说明。
存储阵列可以写保护
软件。两位（ WP0 ， WP1 ）寄存器0EH
控制保护设置，如图中的
下面的表格。根据该设定，保护
地址不能写入和2线接口
将不承认任何数据保护的地址。
特殊功能寄存器包含这些位
在下面详细描述。
表1 FRAM写保护
写保护范围
WP1
无
0
底部1/4
0
底部1/2
1
全阵列
1
WP0
0
1
0
1
在WP位是由电池供电。在通电
没有备份来源， WP位被清除为
“0”状态。
1.0版
2006年9月
第22页3
FM3130集成RTC /闹钟带64Kb的FRAM
VBC位（寄存器0EH ，比特2）被设定为“1”时，在V
比克
引脚将输出大约为80 μA至V
比克
达到V
DD
。这对电容器充电至V
DD
无需外部二极管和电阻器的充电器。
有其由使能一个快速充电模式
FC位（寄存器0EH ，第1位） 。在这种模式下，滴流
充电器电流设置为大约为1毫安，
允许大型备份电容充电更多
快。
在没有电池的情况下，在V的情况下
比克
引脚应该连接到V
SS
.
!
注意：在使用锂电池应该清除系统
在VBC位为0，以防止电池充电。该
V
比克
电路包括一个内部1K的
系列
电阻器作为安全元件。
/ OSCEN
32.768千赫
水晶
512 Hz或
SW输出
W
振荡器
时钟
分频器
1赫兹
更新
逻辑
CF
岁月
8位
个月
5位
日期
6位
天
3位
小时
6位
分钟
7位
秒
7位
用户接口寄存器
R
图2.实时时钟内核框图
校准
当在寄存器00h开始的CAL位设置为“ 1”，则
时钟进入校准模式。在校准模式下，
ACS的输出引脚用于校准
功能和电源故障输出暂时
不可用。校准操作通过施加
数字校正基于所述计数器
频率误差。在此模式中，ACS引脚被驱动
用512赫兹（标称值）的方波。任何测量
从512 Hz的偏差转换成一个计时
错误。用户转换，以ppm测量误差
并写入相应的校正值的
校准寄存器。校正因子列
在下表中。正ppm的错误需要
负向调整，消除脉冲。负
PPM误差需要一个积极的修正，增加了
脉冲。正ppm调整的CALS
（符号）位设置为“1” ，而负ppm的
调整有CALS = 0。在校准之后，
时钟具有的最大误差
±
2.17 PPM或
±
每月0.09分钟在校准
温度。
校准设置是电池供电的，并且必须
应重新加载备份源失败。被访问
有位CAL.4-0寄存器01H 。只有这个值
当CAL位设置为“1”，可以被写入。对
退出校准模式下，用户必须清除
CAL位到“0”。当CAL位是“0” ，则ACS
引脚会恢复到另一个函数中定义
表3.控制位设置ACS引脚。
晶型
晶体振荡器被设计成使用一个12.5pF的
晶体而不需要外部元件，
如负载电容。在FM3130设备有
内置的匹配晶体的负载电容。
如果不使用32.768kHz的晶体，外部
振荡器可以被连接到FM3130 。申请
振荡器到X1引脚。它的高和低电压
能够驱动轨至轨或幅度低
如约500mV的峰 - 峰值。以确保适当的
操作中，一个DC偏置必须被施加到X2脚。
应的高电平和低电平之间为中心
在X1引脚。这可以用一个
分压器。参见图3 。
1.0版
2006年9月
第22页4
FM3130集成RTC /闹钟带64Kb的FRAM
VDD
FM3130
R1
X1
R2
选择开车X1与外部时钟和X2
与使用CMOS反相器的反相时钟。
布局建议
X1和X2晶体引脚采用非常高
阻抗电路和连接到所述振荡器
这些引脚可以通过噪音或额外负载被打乱。对
减少信号的开关噪声RTC时钟误差，
保护环应放在围绕这些垫和
保护环接地。 SDA和SCL走线应
要远离， X1 / X2垫。 X1和X2
走线长度应小于5毫米。使用一
背面或内板层上的地平面
首选。看到布局的例子。红色是顶层，
绿色是底层。
图3.外部振荡器
在这个例子中， R 1和R 2被选择为使得所述
X2的电压被周围的振荡器驱动器中心的
的水平。如果你希望避免的直流电流，可能你
X1
X2
VBAK
VSS
X1
X2
VBAK
VSS
布局表面贴装晶体
（红色=顶层，绿色=底层）
布局为通孔水晶
（红色=顶层，绿色=底层）
表2.校准调整
正校准慢时钟：校准将实现
±
校准后2.17 PPM
测量频率范围
误差范围（ PPM ）
民
最大
民
最大
程序校准寄存器到：
512.0000
511.9989
0
2.17
000000
511.9989
511.9967
2.18
6.51
100001
511.9967
511.9944
6.52
10.85
100010
511.9944
511.9922
10.86
15.19
100011
511.9922
511.9900
15.20
19.53
100100
511.9900
511.9878
19.54
23.87
100101
511.9878
511.9856
23.88
28.21
100110
511.9856
511.9833
28.22
32.55
100111
511.9833
511.9811
32.56
36.89
101000
511.9811
511.9789
36.90
41.23
101001
511.9789
511.9767
41.24
45.57
101010
511.9767
511.9744
45.58
49.91
101011
511.9744
511.9722
49.92
54.25
101100
511.9722
511.9700
54.26
58.59
101101
511.9700
511.9678
58.60
62.93
101110
511.9678
511.9656
62.94
67.27
101111
511.9656
511.9633
67.28
71.61
110000
511.9633
511.9611
71.62
75.95
110001
511.9611
511.9589
75.96
80.29
110010
511.9589
511.9567
80.30
84.63
110011
511.9567
511.9544
84.64
88.97
110100
511.9544
511.9522
88.98
93.31
110101
511.9522
511.9500
93.32
97.65
110110
511.9500
511.9478
97.66
101.99
110111
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
1.0版
2006年9月
第22页5
QQ：2880707522 复制
