【预生产FM25256256KB串行FRAM存储器5V特点256K位的非易失性铁电RAM组织为32,7】,IC型号FM25256,FM25256 PDF资料,FM25256经销商,ic,电子元器件-51电子网

预生产

FM25256

256KB串行FRAM存储器5V

特点

256K位的非易失性铁电RAM

组织为32,768 ×8位

无限的读/写周期

10年的数据保存

无需等待的写入

先进的高可靠性铁电工艺

非常快的串行外设接口 - SPI

高达25 MHz的频率

直接硬件替代EEPROM

SPI模式0 & 3 （ CPOL ， CPHA = 0,0 & 1,1 ）

写保护方案

硬件保护

软件保护

宽工作范围

宽工作电压4.0V - 5.5V

行业标准配置

工业级温度-40 ° C至+ 85°C

8引脚SOIC （ -S ）

“绿色” 8引脚SOIC （ -G ）

描述

该FM25256是256千比特的非易失性存储器

采用先进的铁电工艺。一

铁电随机存取存储器或FRAM是

非易失性和执行读取和写入像

内存。它提供可靠的数据保持10年

同时消除了复杂性，开销，并且

所造成的系统级可靠性问题

EEPROM和其它非易失性存储器。

与串行EEPROM中， FM25256执行

写在总线速度操作。没有写延时

发生的。下一个总线周期可能展开

立即无需数据轮询。该

下一个总线周期可能会立即启动。此外，该

产品提供了几乎无限的读写次数。

此外， FRAM具有更低的功耗

消耗比EEPROM 。

这些功能使得FM25256理想

需要频繁的非易失性存储器应用

或快速写入或低功耗操作。示例

范围内的数据的收集，在那里数

写周期可能是至关重要的，要求苛刻的工业

控制在EEPROM的写入长的时间可以

导致数据丢失。

该FM25256提供了实实在在的好处给用户

串行EEPROM作为硬件停靠

更换。该FM25256采用高速SPI

总线，这增强了高速写入能力

的FRAM技术。设备规格

保证在一个工业级温度范围

-40 ° C至+ 85°C 。

引脚配置

VSS

VDD

HOLD

SCK

引脚名称

/ CS

/ WP

/ HOLD

SCK

VDD

VSS

功能

芯片选择

写保护

HOLD

串行时钟

串行数据输入

串行数据输出

电源电压（ 4.0 5.5V ）

地

订购信息

FM25256-S

FM25256-G

8引脚SOIC

“绿色” 8引脚SOIC

这是在发展的预产期的产物。设备

鉴定完成， Ramtron公司并不期望改变

规格。 Ramtron公司将发行如果有一个产品变更通知

规格更改。

Ramtron的国际公司

1850 Ramtron的驱动器，科罗拉多斯普林斯，CO 80921

（ 800 ） 545 - FRAM ，（ 719 ） 481-7000

www.ramtron.com

修订版2.0

2005年4月

分页： 13 1

FM25256

HOLD

SCK

指令译码

时钟发生器

控制逻辑

写保护

8192 x 32

FRAM阵列

指令寄存器

地址寄存器

计数器

数据I / O寄存器

非易失性状态

图1.框图

引脚说明

引脚名称

/ CS

I / O

输入

描述

片选：此低电平输入激活的设备。当高，器件进入

低功耗待机模式，忽略了其他的投入，以及所有输出三态。当

低电平时，器件内部激活SCK信号。在/ CS的下降沿必须发生

之前，每个操作码。

串行时钟：所有的I / O活动的同步串行时钟。输入锁存

在下降沿的上升沿和输出发生。由于该设备是静止的，则

时钟频率可以是0和25 MHz之间的任何值，并且可以在被中断

任何时间。

持有：在/ HOLD引脚用于当主机CPU必须中断存储操作

另一项任务。当/ HOLD为低电平，当前操作被暂停。该装置

忽略在SCK或/ CS任何过渡。上/ HOLD所有过渡必须发生在

SCK为低。

写保护：此低电平有效引脚防止写入操作只能在状态寄存器。

提供6和第7页写保护的完整解释。

串行输入：所有的数据输入到该引脚上的设备。该引脚被采样到

上升SCK的边缘，在其他时间被忽略。它应该总是被驱动为有效的

逻辑电平，以满足我

特定连接的阳离子。

* SI可以被连接到的SO为单个引脚的数据接口。

串行输出：这是数据输出引脚。在读它的驱动并保持三

在其他时间，包括时/ HOLD低说明。数据转换是在驱动

串行时钟的下降沿。

* SO可以被连接到的SI为单个引脚的数据接口。

电源（ 4.0V至5.5V ）

地

SCK

输入

/ HOLD

输入

/ WP

输入

产量

VDD

VSS

供应

修订版2.0

2005年4月

分页： 13 2

FM25256

概观

该FM25256是一个串行FRAM存储器。该

存储阵列在逻辑上组织为32,768 ×8

并且使用一个工业标准的串行存取

外设接口或SPI总线。功能操作

FRAM的是类似于串行EEPROM 。该

在FM25256和串行之间的主要区别

EEPROM具有相同的引脚是FRAM的

优越的写入性能和功耗。

微控制器。许多常见的微控制器

有硬件SPI端口，允许直接接口。

这是很简单的使用普通模拟端口

端口引脚微控制器没有。该

FM25256工作在SPI模式0和3 。

SPI接口使用一共有四个引脚时钟，

数据输入，数据输出和片选。一个典型的系统

配置使用的一个或多个FM25256器件

与微控制器具有专门的SPI端口，

作为图2示出。此外，时钟，输入数据，

和数据输出引脚是所有设备中常见的。

片选和HOLD引脚必须驱动

分别为每个FM25256设备。

对于微控制器不具有专用的SPI总线，一个

通用端口都可以使用。为了减少

控制器上的硬件资源，所以能够

连接两个数据引脚连接在一起，并配合关闭

抱脚。图3示出了使用配置

只有三个引脚。

协议概述

SPI接口是一个同步串行接口

利用时钟和数据引脚。它的目的是支持

在总线上的多个设备。每一个设备被激活

使用片选。当片选是通过激活

总线主机时， FM25256将开始监测

的时钟线和数据线。之间的关系

落下的/ CS边缘，时钟和数据是通过口授

在SPI模式。该设备将作出裁决

在每个芯片的下降沿的SPI模式的

选择。而有四个这样的模式，该

FM25256仅支持模式0和3。图4

显示了模式0所需的信号关系

和3.两种模式下，数据被移入

FM25256在SCK和数据的上升沿

预计在第一个上升沿之后/ CS变

活跃的。如果时钟开始从高状态，这将落入

之前，以创建第一数据传输

第一个上升沿。

SPI协议是由操作码控制。这些

操作码中指定的命令的设备。后

/ CS被激活从总线传输的第一个字节

主是操作码。下面的操作码，任何

地址和数据，然后转移。需要注意的是

WREN和WRDI操作码都没有的命令

随后的数据传输。

重要提示： / CS必须经过一个变为无效

操作完成后和一个新的操作码之前

能够被发出。有一个有效的操作码每次只

活跃的片选。

内存架构

当访问FM25256 ，用户地址

32K的位置，每行8个数据位。这些数据位是

串行移位。该地址被使用访问

SPI协议，它包括一个芯片选择（容许

总线上的多个设备），一个操作码和一个双

字节地址。的地址范围的上限位是

“不关心”的价值。 15位的完整地址

指定唯一的每个字节的地址。

在FM25256的大部分功能要么被控制

通过SPI接口或通过自动处理

板载电路。对存储器的存取时间

操作基本上是零，超出所需要的时间

用于串行协议。即，存储器读出或

写在SPI总线的速度。不像

EEPROM中，所以没有必要轮询器件为一

因为写就绪状态出现在总线速度。所以，

通过时的新的总线事务可以被移入

该装置中，在写入操作就完成了。这是

在接口部分更详细地解释。

用户希望从几个明显的系统优势

由于其快速的写入周期和高的FM25256

耐力相比， EEPROM中。此外

也有不太明显的好处。例如

在高噪声的环境中，在快速的写操作

不易受腐败比EEPROM

因为它是很快完成。与此相反，一个

EEPROM需要毫秒写的是

容易受到噪声中多循环。

注意， FM25256不包含功率

不是一个简单的内部其它管理电路

上电复位。这是用户的责任

确保V

是数据表的公差范围内

防止不正确的操作。建议

该部分不掉电带芯片

启用活动。

串行外设接口 - SPI总线

该FM25256采用串行外设接口

（ SPI）总线。这是指定的速度运行在高达25

兆赫。这种高速串行总线提供了高

到主机性能的串行通信

修订版2.0

2005年4月

第13 3

FM25256

SCK

MOSI

MISO

SPI

微控制器

SCK

FM25256

SS1

SS2

HOLD1

HOLD2

HOLD

FM25256

HOLD

MOSI ：主出从入

MISO ：主入从出

SS ：从机选择

图2.系统配置与SPI端口

P1.0

P1.1

微控制器

SCK

FM25256

P1.2

HOLD

没有SPI接口图3.系统配置

SPI模式0 ： CPOL = 0 ， CPHA = 0

SPI模式3 ： CPOL = 1 ， CPHA = 1

图4. SPI模式0 & 3

修订版2.0

2005年4月

第13 4

FM25256

功率可达首次访问

该FM25256不是一段时间可访问的

（ 10毫秒）后开机。用户必须遵守

时序参数t

，这是最小的时间

从V

（分钟）第一/ CS为低电平。

数据传输

所有的数据传输和从FM25256发生在

8位组。它们是同步的时钟

信号（SCK），以及它们传送最显著位

（ MSB）在前。串行输入已注册的上升

SCK的边缘。输出与驱动落下

SCK的边缘。

命令结构

有六个命令称为操作码，可以是

总线主机到FM25256发行。他们是

在下表中列出。这些操作码控制

功能的内存中执行。它们可以是

分为三类。第一，有

有没有后续操作的命令。他们

执行单一功能，如允许写入

操作。第二后跟1的命令

字节，或进或出。他们的工作状态

随后地址和一个或存储器事务

多字节的数据。

表1.操作码指令

名字

描述

设置写使能锁存

雷恩

写禁止

WRDI

读状态寄存器

RDSR

写状态寄存器

WRSR

读取内存数据

读

写

写存储器数据

雷恩 - 将写使能锁存

该FM25256将启动禁用写入。

该WREN命令之前，必须出具任何

写操作。发送WREN操作码会

允许用户发出随后的操作代码为

写操作。这些措施包括写作状态

注册并写入内存。

发送WREN操作码引起的内部

写使能锁存器进行设置。在状态标志位

注册名为WEL ，表示锁存器的状态。

WEL = 1表示写操作是允许的。

试图写入的状态WEL位

寄存器对该位的状态没有影响。

完成任何写操作都会自动

清除该写使能锁存器，并防止进一步

不写又WREN命令。图5

说明了WREN命令总线配置。

WRDI - 写禁止

该WRDI命令禁止所有写入操作由

清除写使能锁存器。用户可以验证

该写操作通过读取WEL位禁止

状态寄存器，并验证WEL = 0 。身材

图6示出了WRDI命令总线配置。

操作码

0000

0110b

0100b

0101b

0001b

0011b

0010b

SCK

高阻

图5.雷恩总线配置

修订版2.0

2005年4月

第13个5