初步
FM24V05
512KB串行3V F-RAM存储器
特点
512K位的非易失性铁电RAM
组织为65,536 ×8位
高耐用性100万亿美元（ 10
14
）读/写操作
10年的数据保存
无需等待的写入
先进的高可靠性铁电工艺
快速两线串行接口
高达3.4 MHz的最高总线频率
直接硬件替代EEPROM
支持传统时序100千赫& 400千赫
器件ID和序列号
设备ID读出制造商ID &部分ID
唯一的序列号（ FM24VN05 ）
低电压，低功耗工作
低工作电压2.0V - 3.6V
工作电流< 150
A
（典型值。
@ 100kHz的
)
90
A
待机电流（典型值）。
5
A
睡眠模式电流（典型值）。
行业标准配置
工业级温度-40 ° C至+ 85°C
8引脚“绿色” / RoHS指令的SOIC封装
行业标准8引脚SOIC封装
使用熟悉的双线（我
2
C）协议。该
FM24VN05提供了一个独特的序列号
这是只读的，并且可以被用于识别一个板
或系统。这两款器件集成了只读
设备ID是允许主机确定
制造商，产品密度和产品版本。
这些器件保证在工业
温度范围-40C至+ 85C的。
描述
该FM24V05是达512Kbit非易失性存储器
采用先进的铁电工艺。一
铁电随机存取存储器或F -RAM是
非易失性和执行读取和写入像
内存。它提供可靠的数据保持10年
同时消除了复杂性，开销，并且
所造成的系统级可靠性问题
EEPROM和其它非易失性存储器。
该FM24V05执行写操作，在公交车
速度。没有写入延迟发生。下一班车
循环可立即开始，而不需要
数据轮询。此外，该产品提供了写
级耐力订单高于
EEPROM 。此外， F-RAM具有更低的功耗
期间，由于写操作比EEPROM的写入
不需要内部升高的电源
电压写入电路。
这些功能使得FM24V05理想
需要频繁的非易失性存储器应用
或快速写入。种类繁多，从数据采集
其中写入周期的数目可以是关键的，以
要求严苛的工业控制，其中长写
EEPROM的时间可能会导致数据丢失。该
这些特征的组合允许更频繁的数据
写入与用于系统开销较少。
该FM24V05提供了实实在在的好处给用户
串行EEPROM ，但这些好处是可
硬件简易替换。该装置是
引脚配置
A0
A1
A2
VSS
1
2
3
4
8
7
6
5
VDD
WP
SCL
SDA
引脚名称
A0-A2
SDA
SCL
WP
VDD
VSS
功能
器件的地址选择
串行数据/地址
串行时钟
写保护
电源电压
地
这是一个已经固定的目标规格，但受产品
改变正在申请鉴定的结果。
修订版1.1
2009年2月
Ramtron的国际公司
1850 Ramtron的驱动器，科罗拉多斯普林斯，CO 80921
（ 800 ） 545 - FRAM ， （ 719 ） 481-7000
http://www.ramtron.com
分页： 15 1
FM24V05 - 512KB I2C FRAM
计数器
地址
LATCH
8K ×64
FRAM阵列
8
SDA
串行到并行
变流器
数据锁存器
8
控制逻辑
设备ID和
编号
SCL
WP
A0-A2
图1. FM24V05框图
引脚说明
引脚名称
A0-A2
TYPE
输入
引脚说明
器件的地址选择0-2 ：这些引脚用来选择多达8个设备1
相同类型相同的两线总线上。选择设备，在该地址值
这两个引脚必须与包含在从地址中的相应位。该
地址引脚内部下拉。
串行数据/地址：这是一个双向引脚为两线接口。这是
开漏和旨在是有线或运算的结果与所述两线总线上的其它设备。
输入缓冲器集成了施密特触发器的抗噪性和输出
驱动器包括：斜率控制信号的下降沿。一个外部上拉电阻
所需。
串行时钟：串行时钟引脚上的两线接口。数据同步出
该部分上的下降沿，并进入在上升沿设备。 SCL输入
还集成了施密特触发器输入的抗干扰能力。
写保护：当连接到VDD ，在整个存储器映射地址将被写
受保护的。当WP连接到地，所有的地址可被写入。该引脚
在内部下拉。
电源电压
地
SDA
I / O
SCL
WP
VDD
VSS
输入
输入
供应
供应
修订版1.1
2009年2月
分页： 15 2
FM24V05 - 512KB I2C FRAM
概观
该FM24V05是一个家庭的串行F- RAM存储器
设备。存储器阵列被逻辑地组织成一个
65,536 ×8位的存储器阵列，并使用访问
行业标准的两线（我
2
C）接口。实用
在F -RAM的操作类似于串行
EEPROM 。之间的主要区别
FM24V05和串行EEPROM是F -RAM “超群
写性能。
双线接口
该FM24V05采用了双向两线总线
协议使用很少的引脚或电路板空间。图2
示出了使用一个典型的系统配置
FM24V05在基于微控制器的系统中。该
行业标准的两线总线是熟悉的许多
用户，但在本节进行说明。
按照惯例，将数据发送到任何设备
总线发送器，而对于目标设备
这个数据是接收机。正在控制设备
总线是主。主负责
产生的时钟信号执行所有操作。任何
正被控制的总线上的设备是从设备。
该FM24V05始终是一个从设备。
该总线协议是由过渡态的控制
SDA和SCL信号。有四个条件
包括启动，停止，数据位，或确认。身材
图3示出了指定4的信号条件
状态。详细时序图中示出
电气规格部分。
VDD
内存架构
当访问FM24V05 ，用户地址
每8个数据位65,536地点。这些数据位
串行移位。 65536地址
使用两线协议访问，其中包括
从器件地址（以区分其他非内存
设备）和一个2字节的地址。所有的16个地址位
用于访问存储器所用的解码器。
对存储器操作的存取时间主要
零以外所需的串行通信协议的时间。
即，存储器读出或写入时的速度
两线总线。不象一个EEPROM ，它不是
要轮询设备的就绪状态
因为写发生在总线速度。即，通过在时间
新的总线事务可以被移入部分，一个
写操作就完成了。这是在说明
在下面的接口部分更多的细节。
用户希望从几个明显的系统优势
由于其快速的写入周期和高的FM24V05
耐力与EEPROM相比。但
也有不太明显的好处。例如
在高噪声的环境中，在快速的写操作
不易受腐败比EEPROM
因为它是很快完成。与此相反，一个
EEPROM需要毫秒写的是
容易受到噪声中多循环。
应注意的是，用户“的责任，以确保
V
DD
是数据表的公差，以防止内
不正确的操作。
微控制器
R
民
= 1.1 K
欧姆
R
最大
= t
R / CBUS
SDA
SCL
SDA
SCL
FM24V05
A0
A1
A2
FM24V05
A0
A1
A2
图2.典型系统配置
修订版1.1
2009年2月
第15 3
FM24V05 - 512KB I2C FRAM
SCL
SDA
停止
（主）
开始
（主）
7
6
0
数据位应答
（发送） （接收）
数据位
（发送器）
图3.数据传输协议
停止条件
停止条件表示当总线主机
驱动SDA由低电平变为高电平，而SCL信号
高。使用FM24V05应该结束所有操作
一个停止条件。如果一个操作正在进行中
当停止被认定时，该操作将被中止。
主机必须控制SDA的（不是内存
读取） ，以维护一个停止条件。
启动条件
启动条件时表示总线主机
驱动SDA由高变低，而SCL信号
高。所有的命令之前，应先启动
条件。在正在进行的操作可以通过中止
主张在任何时候启动条件。中止的
操作使用开始条件将准备好
FM24V05为一个新的操作。
如果在操作期间的电源下降到低于
特定网络版V
DD
最小，该系统应发出
开始之前，执行其它操作条件。
数据/地址传输
所有数据传输（包括地址）发生
在SCL信号为高电平。除根据两个
上述条件时，SDA信号应
没有改变，SCL为高电平。
应答
8后，确认发生
th
数据位有
被转移的任何交易。在这种状态下
发射器应该释放SDA总线允许
接收器来驱动它。接收器驱动SDA
信号从低到确认收到字节。如果
接收器没有把SDA低，条件是
不承认和操作中止。
接收器将无法确认两
不同的原因。首先是一个字节传输失败。在
这种情况下，没有确认停止当前
操作，使得所述部分可被重新寻址。
这允许在最后一个字节在事件被回收
的通信错误。
修订版1.1
2009年2月
第二和最常见的，接收器不
承认故意结束操作。为
举例来说，在读取操作期间，该FM24V05将
继续，只要把数据放到总线作为
接收器发送确认（钟表） 。当一个
读操作完成，并且没有更多的数据是
需要时，接收器不能确认最后
字节。如果接收机确认的最后一个字节，这
将导致FM24V05试图驱动总线
在下一个时钟，而此时主机正在发送一个新的
命令如停止。
从机地址
该FM24V05开始后预期的第一个字节
条件是从机地址。如图4 ，
从机地址包括设备类型或从站
的ID，该器件的地址选择位，页地址位
和一个位，它指定如果该事务是一个读或
写。
位7-4是设备类型（子机ID ）和应
设置为1010B的FM24V05 。这些位允许其他
函数类型内的驻留在2线总线上
相同的地址范围。 3-1位是设备选择
地址位。它们必须匹配相应的
价值上的外部地址引脚来选择
装置。多达八个FM24V05设备可以驻留在
通过分配不同的同一双线总线
针对每一个。位0的读/写位。 R / W = 1时
表示读操作和R / W = 0表示一个
写操作。
高速模式（ HS模式）
该FM24V05支持3.4MHz的高速模式。
主码（ 0000 1
XXX
二）必须发出放置
器件进入高转速模式。通讯
主站和从站之间将被启用
速度高达3.4MHz的。停止条件将退出HS-
模式。单级和多字节读取和写入
支持。请参阅图10和11为高速模式
计时。
第15 4
预生产
FM24V05
512KB串行3V F-RAM存储器
特点
512K位的非易失性铁电RAM
组织为65,536 ×8位
高耐用性100万亿美元（ 10
14
）读/写操作
10年的数据保存
无需等待的写入
先进的高可靠性铁电工艺
快速两线串行接口
高达3.4 MHz的最高总线频率
直接硬件替代EEPROM
支持传统时序100千赫& 400千赫
器件ID和序列号
设备ID读出制造商ID &部分ID
唯一的序列号（ FM24VN05 ）
低电压，低功耗工作
低工作电压2.0V - 3.6V
工作电流< 150
A
（典型值。
@ 100kHz的
)
90
A
待机电流（典型值）。
5
A
睡眠模式电流（典型值）。
行业标准配置
工业级温度-40 ° C至+ 85°C
8引脚“绿色” / RoHS指令的SOIC封装
行业标准8引脚SOIC封装
使用熟悉的双线（我
2
C）协议。该
FM24VN05提供了一个独特的序列号
这是只读的，并且可以被用于识别一个板
或系统。这两款器件集成了只读
设备ID是允许主机确定
制造商，产品密度和产品版本。
这些器件保证在工业
温度范围-40C至+ 85C的。
描述
该FM24V05是达512Kbit非易失性存储器
采用先进的铁电工艺。一
铁电随机存取存储器或F -RAM是
非易失性和执行读取和写入像
内存。它提供可靠的数据保持10年
同时消除了复杂性，开销，并且
所造成的系统级可靠性问题
EEPROM和其它非易失性存储器。
该FM24V05执行写操作，在公交车
速度。没有写入延迟发生。下一班车
循环可立即开始，而不需要
数据轮询。此外，该产品提供了写
级耐力订单高于
EEPROM 。此外， F-RAM具有更低的功耗
期间，由于写操作比EEPROM的写入
不需要内部升高的电源
电压写入电路。
这些功能使得FM24V05理想
需要频繁的非易失性存储器应用
或快速写入。种类繁多，从数据采集
其中写入周期的数目可以是关键的，以
要求严苛的工业控制，其中长写
EEPROM的时间可能会导致数据丢失。该
这些特征的组合允许更频繁的数据
写入与用于系统开销较少。
该FM24V05提供了实实在在的好处给用户
串行EEPROM ，但这些好处是可
硬件简易替换。该装置是
引脚配置
A0
A1
A2
VSS
1
2
3
4
8
7
6
5
VDD
WP
SCL
SDA
引脚名称
A0-A2
SDA
SCL
WP
VDD
VSS
功能
器件的地址选择
串行数据/地址
串行时钟
写保护
电源电压
地
这是在发展的预产期的产物。设备
鉴定完成， Ramtron公司并不期望改变
规格。 Ramtron公司将发行如果有一个产品变更通知
规格更改。
修订版2.0
2010年5月
Ramtron的国际公司
1850 Ramtron的驱动器，科罗拉多斯普林斯，CO 80921
（ 800 ） 545 - FRAM ， （ 719 ） 481-7000
http://www.ramtron.com
第16页1
FM24V05 - 512KB I2C FRAM
计数器
地址
LATCH
8K ×64
FRAM阵列
8
SDA
串行到并行
变流器
数据锁存器
8
控制逻辑
设备ID和
编号
SCL
WP
A0-A2
图1. FM24V05框图
引脚说明
引脚名称
A0-A2
TYPE
输入
引脚说明
器件的地址选择0-2 ：这些引脚用来选择多达8个设备1
相同类型相同的两线总线上。选择设备，在该地址值
这两个引脚必须与包含在从地址中的相应位。该
地址引脚内部下拉。
串行数据/地址：这是一个双向引脚为两线接口。这是
开漏和旨在是有线或运算的结果与所述两线总线上的其它设备。
输入缓冲器集成了施密特触发器的抗噪性和输出
驱动器包括：斜率控制信号的下降沿。一个外部上拉电阻
所需。
串行时钟：串行时钟引脚上的两线接口。数据同步出
该部分上的下降沿，并进入在上升沿设备。 SCL输入
还集成了施密特触发器输入的抗干扰能力。
写保护：当连接到VDD ，在整个存储器映射地址将被写
受保护的。当WP连接到地，所有的地址可被写入。该引脚
在内部下拉。
电源电压
地
SDA
I / O
SCL
WP
VDD
VSS
输入
输入
供应
供应
修订版2.0
2010年5月
第16页2
FM24V05 - 512KB I2C FRAM
概观
该FM24V05是一个家庭的串行F- RAM存储器
设备。存储器阵列被逻辑地组织成一个
65,536 ×8位的存储器阵列，并使用访问
行业标准的两线（我
2
C）接口。实用
在F -RAM的操作类似于串行
EEPROM 。之间的主要区别
FM24V05和串行EEPROM是F -RAM “超群
写性能。
双线接口
该FM24V05采用了双向两线总线
协议使用很少的引脚或电路板空间。图2
示出了使用一个典型的系统配置
FM24V05在基于微控制器的系统中。该
行业标准的两线总线是熟悉的许多
用户，但在本节进行说明。
按照惯例，将数据发送到任何设备
总线发送器，而对于目标设备
这个数据是接收机。正在控制设备
总线是主。主负责
产生的时钟信号执行所有操作。任何
正被控制的总线上的设备是从设备。
该FM24V05始终是一个从设备。
该总线协议是由过渡态的控制
SDA和SCL信号。有四个条件
包括启动，停止，数据位，或确认。身材
图3示出了指定4的信号条件
状态。详细时序图中示出
电气规格部分。
VDD
内存架构
当访问FM24V05 ，用户地址
每8个数据位65,536地点。这些数据位
串行移位。 65536地址
使用两线协议访问，其中包括
从器件地址（以区分其他非内存
设备）和一个2字节的地址。所有的16个地址位
用于访问存储器所用的解码器。
对存储器操作的存取时间主要
零以外所需的串行通信协议的时间。
即，存储器读出或写入时的速度
两线总线。不象一个EEPROM ，它不是
要轮询设备的就绪状态
因为写发生在总线速度。即，通过在时间
新的总线事务可以被移入部分，一个
写操作就完成了。这是在说明
在下面的接口部分更多的细节。
用户希望从几个明显的系统优势
由于其快速的写入周期和高的FM24V05
耐力与EEPROM相比。但
也有不太明显的好处。例如
在高噪声的环境中，在快速的写操作
不易受腐败比EEPROM
因为它是很快完成。与此相反，一个
EEPROM需要毫秒写的是
容易受到噪声中多循环。
应注意的是，用户“的责任，以确保
V
DD
是数据表的公差，以防止内
不正确的操作。
微控制器
R
民
= 1.1 K
欧姆
R
最大
= t
R / CBUS
SDA
SCL
SDA
SCL
FM24V05
A0
A1
A2
FM24V05
A0
A1
A2
图2.典型系统配置
修订版2.0
2010年5月
第16页3
FM24V05 - 512KB I2C FRAM
SCL
SDA
停止
（主）
开始
（主）
7
6
0
数据位应答
（发送） （接收）
数据位
（发送器）
图3.数据传输协议
停止条件
停止条件表示当总线主机
驱动SDA由低电平变为高电平，而SCL信号
高。使用FM24V05应该结束所有操作
一个停止条件。如果一个操作正在进行中
当停止被认定时，该操作将被中止。
主机必须控制SDA的（不是内存
读取） ，以维护一个停止条件。
启动条件
启动条件时表示总线主机
驱动SDA由高变低，而SCL信号
高。所有的命令之前，应先启动
条件。在正在进行的操作可以通过中止
主张在任何时候启动条件。中止的
操作使用开始条件将准备好
FM24V05为一个新的操作。
如果在操作期间的电源下降到低于
特定网络版V
DD
最小，该系统应发出
开始之前，执行其它操作条件。
数据/地址传输
所有数据传输（包括地址）发生
在SCL信号为高电平。除根据两个
上述条件时，SDA信号应
没有改变，SCL为高电平。
应答
8后，确认发生
th
数据位有
被转移的任何交易。在这种状态下
发射器应该释放SDA总线允许
接收器来驱动它。接收器驱动SDA
信号从低到确认收到字节。如果
接收器没有把SDA低，条件是
不承认和操作中止。
接收器将无法确认两
不同的原因。首先是一个字节传输失败。在
这种情况下，没有确认停止当前
操作，使得所述部分可被重新寻址。
这允许在最后一个字节在事件被回收
的通信错误。
修订版2.0
2010年5月
第二和最常见的，接收器不
承认故意结束操作。为
举例来说，在读取操作期间，该FM24V05将
继续，只要把数据放到总线作为
接收器发送确认（钟表） 。当一个
读操作完成，并且没有更多的数据是
需要时，接收器不能确认最后
字节。如果接收机确认的最后一个字节，这
将导致FM24V05试图驱动总线
在下一个时钟，而此时主机正在发送一个新的
命令如停止。
从机地址
该FM24V05开始后预期的第一个字节
条件是从机地址。如图4 ，
从机地址包括设备类型或从站
的ID，该器件的地址选择位，页地址位
和一个位，它指定如果该事务是一个读或
写。
位7-4是设备类型（子机ID ）和应
设置为1010B的FM24V05 。这些位允许其他
函数类型内的驻留在2线总线上
相同的地址范围。 3-1位是设备选择
地址位。它们必须匹配相应的
价值上的外部地址引脚来选择
装置。多达八个FM24V05设备可以驻留在
通过分配不同的同一双线总线
针对每一个。位0的读/写位。 R / W = 1时
表示读操作和R / W = 0表示一个
写操作。
高速模式（ HS模式）
该FM24V05支持3.4MHz的高速模式。
主码（ 0000 1
XXX
二）必须发出放置
器件进入高转速模式。通讯
主站和从站之间将被启用
速度高达3.4MHz的。停止条件将退出HS-
模式。单级和多字节读取和写入
支持。请参阅图10和11为高速模式
计时。
第16页4
FM24V05
512KB串行3V F-RAM存储器
特点
512K位的非易失性铁电RAM
组织为65,536 ×8位
高耐用性100万亿美元（ 10
14
）读/写操作
10年的数据保存
无需等待的写入
先进的高可靠性铁电工艺
快速两线串行接口
高达3.4 MHz的最高总线频率
直接硬件替代EEPROM
支持传统时序100千赫& 400千赫
器件ID
设备ID读出制造商ID &部分ID
低电压，低功耗工作
低工作电压2.0V - 3.6V
工作电流< 150 A（典型值
@ 100kHz的
)
90 ，待机电流（典型值）。
5睡眠模式电流（典型值）。
行业标准配置
工业级温度-40°C至+ 85°C
8引脚“绿色” / RoHS指令的SOIC封装
描述
该FM24V05是达512Kbit非易失性存储器
采用先进的铁电工艺。一
铁电随机存取存储器或F -RAM是
非易失性和执行读取和写入像
内存。它提供可靠的数据保持10年
同时消除了复杂性，开销，并且
所造成的系统级可靠性问题
EEPROM和其它非易失性存储器。
该FM24V05执行写操作，在公交车
速度。没有写入延迟发生。下一班车
循环可立即开始，而不需要
数据轮询。此外，该产品提供了写
级耐力订单高于
EEPROM 。此外， F-RAM具有更低的功耗
期间，由于写操作比EEPROM的写入
不需要内部升高的电源
电压写入电路。
这些功能使得FM24V05理想
需要频繁的非易失性存储器应用
或快速写入。种类繁多，从数据采集
其中写入周期的数目可以是关键的，以
要求严苛的工业控制，其中长写
EEPROM的时间可能会导致数据丢失。该
这些特征的组合允许更频繁的数据
写入与用于系统开销较少。
该FM24V05提供了实实在在的好处给用户
串行EEPROM ，但这些好处是可
硬件简易替换。该装置是
行业标准8引脚SOIC封装
使用熟悉的双线（我
2
C）协议。两
器件具有一个只读器件ID ，可以让
该主机，以确定生产商，产品
密度和产品版本。该装置是
保证在一个工业级温度范围 -
40 ° C至+ 85°C 。
引脚配置
A0
A1
A2
VSS
1
2
3
4
8
7
6
5
VDD
WP
SCL
SDA
引脚名称
A0-A2
SDA
SCL
WP
VDD
VSS
功能
器件的地址选择
串行数据/地址
串行时钟
写保护
电源电压
地
本产品符合每Ramtron公司标准保修条款的规范。该产品已完成了Ramtron的
内部资格测试，并达到生产状态。
赛普拉斯半导体公司
文件编号： 001-84462修订版* B
198冠军苑
圣何塞，加利福尼亚95134-1709 408-943-2600
修订后的2013年5月29日
FM24V05 - 512KB I2C FRAM
计数器
地址
LATCH
8K ×64
FRAM阵列
8
SDA
串行到并行
变流器
数据锁存器
8
控制逻辑
设备ID和
编号
SCL
WP
A0-A2
图1. FM24V05框图
引脚说明
引脚名称
A0-A2
TYPE
输入
引脚说明
器件的地址选择0-2 ：这些引脚用来选择多达8个设备1
相同类型相同的两线总线上。选择设备，在该地址值
这两个引脚必须与包含在从地址中的相应位。该
地址引脚内部下拉。
串行数据/地址：这是一个双向引脚为两线接口。这是
开漏和旨在是有线或运算的结果与所述两线总线上的其它设备。
输入缓冲器集成了施密特触发器的抗噪性和输出
驱动器包括：斜率控制信号的下降沿。一个外部上拉电阻
所需。
串行时钟：串行时钟引脚上的两线接口。数据同步出
该部分上的下降沿，并进入在上升沿设备。 SCL输入
还集成了施密特触发器输入的抗干扰能力。
写保护：当连接到VDD ，在整个存储器映射地址将被写
受保护的。当WP连接到地，所有的地址可被写入。该引脚
在内部下拉。
电源电压
地
SDA
I / O
SCL
输入
WP
输入
VDD
VSS
供应
供应
文件编号： 001-84462修订版* B
第17页2
FM24V05 - 512KB I2C FRAM
概观
该FM24V05是一个家庭的串行F- RAM存储器
设备。存储器阵列被逻辑地组织成一个
65,536 ×8位的存储器阵列，并使用访问
行业标准的两线（我
2
C）接口。实用
在F -RAM的操作类似于串行
EEPROM 。之间的主要区别
FM24V05和串行EEPROM是F -RAM “超群
写性能。
双线接口
该FM24V05采用了双向两线总线
协议使用很少的引脚或电路板空间。图2
示出了使用一个典型的系统配置
FM24V05在基于微控制器的系统中。该
行业标准的两线总线是熟悉的许多
用户，但在本节进行说明。
按照惯例，将数据发送到任何设备
总线发送器，而对于目标设备
这个数据是接收机。正在控制设备
总线是主。主负责
产生的时钟信号执行所有操作。任何
正被控制的总线上的设备是从设备。
该FM24V05始终是一个从设备。
该总线协议是由过渡态的控制
SDA和SCL信号。有四个条件
包括启动，停止，数据位，或确认。身材
图3示出了指定4的信号条件
状态。详细时序图中示出
电气规格部分。
VDD
内存架构
当访问FM24V05 ，用户地址
每8个数据位65,536地点。这些数据位
串行移位。 65536地址
使用两线协议访问，其中包括
从器件地址（以区分其他非内存
设备）和一个2字节的地址。所有的16个地址位
用于访问存储器所用的解码器。
对存储器操作的存取时间主要
零以外所需的串行通信协议的时间。
即，存储器读出或写入时的速度
两线总线。不象一个EEPROM ，它不是
要轮询设备的就绪状态
因为写发生在总线速度。即，通过在时间
新的总线事务可以被移入部分，一个
写操作就完成了。这是在说明
在下面的接口部分更多的细节。
用户希望从几个明显的系统优势
由于其快速的写入周期和高的FM24V05
耐力与EEPROM相比。但
也有不太明显的好处。例如
在高噪声的环境中，在快速的写操作
不易受腐败比EEPROM
因为它是很快完成。与此相反，一个
EEPROM需要毫秒写的是
容易受到噪声中多循环。
应注意的是，用户“的责任，以确保
V
DD
是数据表的公差，以防止内
不正确的操作。
微控制器
R
民
= 1.1 K
欧姆
R
最大
= t
R / CBUS
SDA
SCL
SDA
SCL
FM24V05
A0
A1
A2
FM24V05
A0
A1
A2
图2.典型系统配置
文件编号： 001-84462修订版* B
第17页3
FM24V05 - 512KB I2C FRAM
SCL
SDA
停止
（主）
开始
（主）
7
6
0
数据位应答
（发送） （接收）
数据位
（发送器）
图3.数据传输协议
停止条件
停止条件表示当总线主机
驱动SDA由低电平变为高电平，而SCL信号
高。使用FM24V05应该结束所有操作
一个停止条件。如果一个操作正在进行中
当停止被认定时，该操作将被中止。
主机必须控制SDA的（不是内存
读取） ，以维护一个停止条件。
启动条件
启动条件时表示总线主机
驱动SDA由高变低，而SCL信号
高。所有的命令之前，应先启动
条件。在正在进行的操作可以通过中止
主张在任何时候启动条件。中止的
操作使用开始条件将准备好
FM24V05为一个新的操作。
如果在操作期间的电源下降到低于
特定网络版V
DD
最小，该系统应发出
开始之前，执行其它操作条件。
数据/地址传输
所有数据传输（包括地址）发生
在SCL信号为高电平。除根据两个
上述条件时，SDA信号应
没有改变，SCL为高电平。
应答
8后，确认发生
th
数据位有
被转移的任何交易。在这种状态下
发射器应该释放SDA总线允许
接收器来驱动它。接收器驱动SDA
信号从低到确认收到字节。如果
接收器没有把SDA低，条件是
不承认和操作中止。
接收器将无法确认两
不同的原因。首先是一个字节传输失败。在
这种情况下，没有确认停止当前
操作，使得所述部分可被重新寻址。
这允许在最后一个字节在事件被回收
的通信错误。
第二和最常见的，接收器不
承认故意结束操作。为
举例来说，在读取操作期间，该FM24V05将
继续，只要把数据放到总线作为
接收器发送确认（钟表） 。当一个
读操作完成，并且没有更多的数据是
需要时，接收器不能确认最后
字节。如果接收机确认的最后一个字节，这
将导致FM24V05试图驱动总线
在下一个时钟，而此时主机正在发送一个新的
命令如停止。
从机地址
该FM24V05开始后预期的第一个字节
条件是从机地址。如图4 ，
从机地址包括设备类型或从站
的ID，该器件的地址选择位，页地址位
和一个位，它指定如果该事务是一个读或
写。
位7-4是设备类型（子机ID ）和应
设置为1010B的FM24V05 。这些位允许其他
函数类型内的驻留在2线总线上
相同的地址范围。 3-1位是设备选择
地址位。它们必须匹配相应的
价值上的外部地址引脚来选择
装置。多达八个FM24V05设备可以驻留在
通过分配不同的同一双线总线
针对每一个。位0的读/写位。 R / W = 1时
表示读操作和R / W = 0表示一个
写操作。
高速模式（ HS模式）
该FM24V05支持3.4MHz的高速模式。
主码（ 0000 1
XXX
二）必须发出放置
器件进入高转速模式。通讯
主站和从站之间将被启用
速度高达3.4MHz的。停止条件将退出HS-
模式。单级和多字节读取和写入
支持。请参阅图10和11为高速模式
计时。
文件编号： 001-84462修订版* B
第17页4
QQ：2881677436 复制
