【FM24CL044KB的串行FRAM存储器特点4K位非易失性铁电RAM组织成512× 8位无限的读/】,IC型号FM24CL04-G,FM24CL04-G PDF资料,FM24CL04-G经销商,ic,电子元器件-51电子网

FM24CL04

4KB的串行FRAM存储器

特点

4K位非易失性铁电RAM

组织成512× 8位

无限的读/写

45年的数据保存

无需等待的写入

先进的高可靠性铁电工艺

快速两线串行接口

高达1 MHz的最高总线频率

直接硬件替代EEPROM

低功耗工作

2.7V至3.65V的操作

工作电流（ 100 kHz）的@ 3V

待机电流

行业标准配置

工业级温度-40 ° C至+ 85°C

8引脚SOIC （ -S ）

“绿色” 8引脚SOIC （ -G ）

描述

该FM24CL04是4千位的非易失性存储器

采用先进的铁电工艺。一

铁电随机存取存储器或FRAM是

非易失性和执行读取和写入像

内存。它提供了可靠的数据保留45年

同时消除了复杂性，开销，并且

造成EEPROM的系统级可靠性问题

和其它非易失性存储器。

与串行EEPROM中， FM24CL04执行

写在总线速度操作。没有写延时

发生的。数据被写入到存储器阵列

后周期已成功转移到

装置。下一个总线周期可能展开

马上。

这些功能使得FM24CL04理想

需要频繁的非易失性存储器应用

或快速写入。种类繁多，从数据采集

其中写入周期的数目可以是关键的，以

要求严苛的工业控制，其中长写

EEPROM的时间可能会导致数据丢失。该

这些特征的组合允许更频繁的数据

写入与用于系统开销较少。

该FM24CL04提供了实实在在的好处给用户

串行EEPROM ，但这些好处是可

硬件简易替换。该FM24CL04是

使用业界标准的8引脚封装

两线协议。规格有

保证在一个工业级温度范围

-40 ° C至+ 85°C 。

引脚配置

VSS

VDD

SCL

SDA

引脚名称

A1-A2

SDA

SCL

VSS

VDD

功能

器件的地址选择1和2

串行数据/地址

串行时钟

写保护

地

电源电压3V

订购信息

FM24CL04-S

FM24CL04-G

8引脚SOIC

“绿色” 8引脚SOIC

本产品符合每Ramtron公司的条款规范

标准保修。该产品已经完成了Ramtron的内部

资格测试，并达到生产状态。

修订版3.0

2005年3月

Ramtron的国际公司

1850 Ramtron的驱动器，科罗拉多斯普林斯，CO 80921

（ 800 ） 545 - FRAM ，（ 719 ） 481-7000

www.ramtron.com

分页： 11 1

FM24CL04

计数器

地址

LATCH

128 x 32

FRAM阵列

SDA

串行到并行

变流器

数据锁存器

SCL

控制逻辑

图1.框图

引脚说明

引脚名称

A1-A2

I / O

输入

引脚说明

1-2地址：地址引脚设置器件的地址选择。设备地址值

在2线从机地址必须在这两个引脚的设置相匹配。这些引脚

内部下拉。

串行数据/地址：这是用于串行数据移位与地址的双向销

为两线接口。它采用一个开漏输出和旨在是无线

逻辑或运算的两线总线上的其它设备。输入缓冲器具有施密特

触发抗噪性和输出驱动器包括斜率控制下降

边缘。一个上拉电阻。

串行时钟：串行时钟输入的两线接口。数据同步出

在SCL的设备下降沿，并移入在SCL上升沿。在SCL

输入端还集成了施密特触发器输入，提高了抗噪声能力。

写保护：当WP为高电平时，整个阵列写保护。当WP为低电平时，

所有地址可写。该引脚在内部上拉下来。

无连接

电源电压

地

SDA

I / O

SCL

输入

VDD

VSS

输入

供应

修订版3.0

2005年3月

第11 2

FM24CL04

概观

该FM24CL04是一个串行FRAM存储器。该

存储阵列在逻辑上组织成512 ×8 ，是

使用工业标准的两线访问

界面。 FRAM的功能操作

类似的串行EEPROM 。主要的区别

在FM24CL04和串行EEPROM之间

相同的引脚涉及到其优越的写

性能。

双线接口

该FM24CL04采用双向双线

用几针和小的电路板空间总线协议。

图2示出了典型的系统配置

使用FM24CL04在基于微控制器的

系统。行业标准的两线总线

熟悉多用户，但在本节进行说明。

按照惯例，将数据发送到任何设备

总线发送器，而对于目标设备

这个数据是接收机。正在控制设备

总线是主。主负责

产生的时钟信号执行所有操作。任何

正被控制的总线上的设备是从设备。

该FM24CL04始终是一个从设备。

该总线协议是由过渡态的控制

SDA和SCL信号。有四个条件：

开始，停止，数据位和确认。图3

示指定的四个信号条件

状态。详细时序图中示出

电气规格。

内存架构

当访问FM24CL04 ，用户地址

每8个数据位512位置。这些数据位

串行移位。 512地址进行访问

使用两线协议，它包括一个从

处理（以区分其它装置），一个页地址，

和一个字的地址。字地址由8

位指定的256个地址之一。页面

地址是1比特，因此有每256 2页

位置。 9位指定完整地址

独特的每个字节的地址。

在FM24CL04的大部分功能要么是

通过两线接口或控制被处理

自动通过板上的电路。内存

读出或写入在两线总线的速度。

不象一个EEPROM ，它是没有必要的轮询

设备的就绪状态，因为写操作发生在公交车

速度。即，通过在时间的新的总线事务可以

被移入部分，写操作将是

完整的。此作更详细的说明

下面的接口部分。

用户可以期待几个明显的系统优势

从FM24CL04由于其快速的写入周期和

与EEPROM相比，高耐用性。

不过，也有不太明显的好处。为

例如，在高噪声环境中，快写

操作不易受腐败比

由于EEPROM被迅速地完成。相比之下

一个EEPROM需要毫秒写的是

容易受到噪声中多循环。

注意， FM24CL04不包含功率

不是一个简单的内部其它管理电路

上电复位。这是用户的责任，以确保

即V

是数据表的公差，以防止内

不正确的操作。

VDD

微控制器

RMIN = 1.1 KΩ

R最大= TR / CBUS

SDA

SCL

SDA

SCL

FM24CL04

A1 A2

FM24CL64

A0 A1 A2

图2.典型系统配置

修订版3.0

2005年3月

第11 3

FM24CL04

图3.数据传输协议

停止条件

停止条件表示当总线主机

驱动SDA由低电平变为高电平，而SCL信号

高。所有操作必须以停止条件。如果

当停止被断言的操作待决，该

操作将被中止。主机必须有

SDA （不是存储器读出的），以断言控制

一个停止条件。

启动条件

启动条件时表示总线主机

驱动SDA由高变低，而SCL信号

高。所有读写事务开始有启动

条件。在正在进行的操作可以通过中止

主张在任何时候启动条件。中止的

操作使用开始条件将准备好

FM24CL04为一个新的操作。

如果在操作期间的电源下降到低于

特定网络版V

最小，该系统应发出

开始之前，执行其它操作条件。

数据/地址传输

所有数据传输（包括地址）发生

在SCL信号为高电平。除根据两个

上述条件下， SDA信号不应

变化，而SCL为高电平。

应答

8后，确认发生

数据位有

被转移的任何交易。在这种状态下

发射器应该释放SDA总线，使得

接收器驱动。接收器驱动SDA信号

低到确认收到字节。如果接收机

没有把SDA低，条件是不 -

了解并操作被中止。

后者不承认有两个不同的

的原因。首先，如果一个字节传输失败时，无糖

确认结束当前的操作，使得

设备可以被再次寻址。这允许最后

字节的通信时恢复

错误。第二和最常见的，接收器不

修订版3.0

2005年3月

确认数据，刻意的结束

操作。例如，在读取操作期间，该

FM24CL04将继续把数据放到总线

只要接收器发送确认（及

时钟）。当读出操作完成时，并没有

需要更多的数据，接收方必须不

确认的最后一个字节。如果接收机

确认的最后一个字节，这将导致

FM24CL04试图驱动总线上的下一个

时钟，而此时主机正在发送一个新的命令

如停止命令。

从机地址

该FM24CL04后一个期望的第一个字节

启动条件是从机地址。如图

图4中，从地址中包含的设备类型，

设备选择，存储器的页是

访问，有点指定如果交易

一个读或写操作。

位7-4是设备类型和应设置为

1010B的FM24CL04 。该设备类型允许

其他类型的函数驻留在2线总线上

内的相同地址范围内。 3-2位是

设备地址。如果位3场比赛的A2脚和第2位

匹配A1销装置将被选中。第1位

是的页面选择。它指定的256字节块

这是针对当前操作存储器。位

0的读/写位。 A 0表示写

操作。

字地址

之后， FM24CL04 （如接收器）确认

从ID ，主上把字地址

总线的写操作。字地址

的低8位地址，以与结合

1位页选择精确的指定字节是

写的。完整的9位地址被锁存

在内部。

第11 4

FM24CL04

内存操作

该FM24CL04被设计的方式来操作

非常类似于其他的2线接口存储器

产品。主要的差别从结果

FRAM的性能更高的写入能力

技术。这些改进导致一些

该FM24CL04和一个类似的差异

在配置写入EEPROM 。完整

操作为写操作和读操作进行说明

下文。

写操作

所有的写操作首先从站地址，然后一个字

地址。总线主机表示写操作

通过设定的最低位的从机地址为0后，

寻址总线主机发送数据的每个字节

存储器和存储生成

应答条件。任何数量的连续

字节可以被写入。如果地址范围的结束

在内部达成，地址计数器将返回

从1FFh的到000h 。

不像其他的非易失性存储器技术，有

没有写延迟FRAM 。整个内存

周期发生在比单个总线时钟的时间更少。

因此，任何操作包括读或写操作

随即出现一个写操作之后。承认

投票站，与EEPROM与使用的技术

确定是否一个写入完成是不必要的，

将始终返回完成状态。

8后的实际存储阵列写操作

数据位被传输。这将是之前的完整

确认被发送。因此，如果用户希望

中止写入，而不改变存储器的内容，

这应该利用启动或停止条件进行

前8

数据位。该FM24CL04不需要

页面缓冲。

拉着写保护高将禁止写入

整个阵列。该FM24CL04将不承认

当写保护是被写入的数据字节

断言。此外，地址计数器将不

递增，如果写操作尝试。拉WP低

）将停用此功能。

下面的图5显示了一个既单，

MULTIPLE-字节写。

图4.从地址

没有字地址发生用于读出操作。读

总是使用在内部举行的低8位

地址锁存器和9个

地址位的部

从机地址。读操作总是开始于地址

按照前面的访问。随机读地址

可以通过执行一个写操作的说明被加载

下文。

每个数据字节发送之后，刚好在

确认时， FM24CL04递增内部

地址锁存。这使得下一个连续字节到

在不具有附加的寻址访问。后

最后一个地址（ 1FFh的）到达时，地址锁存器

翻转到000H 。没有限制到数

可以与一个单一的被访问的字节的读或写

操作。

数据传输

毕竟地址信息已发送，

总线主控器和之间的数据传输

FM24CL04就可以开始。用于读出操作的

FM24CL04将放置8个数据位的总线上，然后等待

为确认。如果确认发生时，

下一个连续字节将被转移。如果

应答信号不被发送，则读出操作是

得出的结论。对于写操作， FM24CL04将

接受8位数据位从主再发

承认。所有的数据传输时MSB（最高

显著位）第一位。

修订版3.0

2005年3月

第11个5