初步
FM24C04B
4KB的串行5V F-RAM存储器
特点
4K位非易失性铁电RAM
组织成512× 8位
高耐用性10
12
读/写
38年数据保留
无需等待的写入
先进的高可靠性铁电工艺
快速两线串行接口
高达1 MHz的最高总线频率
直接硬件替代EEPROM
支持传统时序100千赫& 400千赫
低功耗工作
5V操作
100
A
有功电流（ 100千赫）
4
A
（ TYP。）待机电流
行业标准配置
工业级温度-40 ° C至+ 85°C
8引脚“绿色” / RoHS指令的SOIC （ -G ）
描述
该FM24C04B是4千位的非易失性存储器
采用先进的铁电工艺。一
铁电随机存取存储器或FRAM是
非易失性和执行读取和写入像
内存。它提供了可靠的数据保留38年
同时消除了复杂性，开销，并且
造成EEPROM的系统级可靠性问题
和其它非易失性存储器。
该FM24C04B执行写操作，在公交车
速度。没有写入延迟发生。数据被写入到
在循环中的存储器阵列之后它一直
成功传输到该设备。下一班车
循环可立即开始，而不需要
数据轮询。该FM24C04B能够
支持10
12
读/写周期或一百万次
更多的写周期比EEPROM 。
这些功能使得FM24C04B理想
需要频繁的非易失性存储器应用
或快速写入。种类繁多，从数据采集
其中写入周期的数目可以是关键的，以
要求严苛的工业控制，其中长写
EEPROM的时间可能会导致数据丢失。该
这些特征的组合允许更频繁的数据
写入与用于系统开销较少。
该FM24C04B提供了实实在在的好处给用户
串行EEPROM ，但这些好处是可
硬件简易替换。该FM24C04B是
在一个行业标准的8引脚SOIC封装
并使用熟悉的两线协议。该
规格都保证在工业
温度范围从-40 ° C至+ 85°C 。
引脚配置
NC
A1
A2
VSS
1
2
3
4
8
7
6
5
VDD
WP
SCL
SDA
引脚名称
A1-A2
SDA
SCL
WP
VSS
VDD
功能
器件的地址选择1和2
串行数据/地址
串行时钟
写保护
地
电源电压
订购信息
FM24C04B-G
FM24C04B-GTR
“绿色” / RoHS指令的8引脚SOIC
“绿色” / RoHS指令的8引脚SOIC ，
磁带&卷轴
这是一个已经固定的目标规格，但受产品
改变正在申请鉴定的结果。
Ramtron的国际公司
1850 Ramtron的驱动器，科罗拉多斯普林斯，CO 80921
（ 800 ） 545 - FRAM ， （ 719 ） 481-7000
修订版1.3
2011年2月
www.ramtron.com
第12页1
FM24C04B
计数器
地址
LATCH
64 x 64
FRAM阵列
8
SDA
串行到并行
变流器
数据锁存器
SCL
WP
A1
A2
控制逻辑
图1.框图
引脚说明
引脚名称
A1-A2
I / O
输入
引脚说明
1-2地址：地址引脚设置器件的地址选择。设备地址值
在2线从机地址必须在这两个引脚的设置相匹配。这些引脚
内部下拉。
串行数据/地址：这是用于串行数据移位与地址的双向销
为两线接口。它采用一个开漏输出和旨在是无线
逻辑或运算的两线总线上的其它设备。输入缓冲器具有施密特
触发抗噪性和输出驱动器包括斜率控制下降
边缘。一个上拉电阻。
串行时钟：串行时钟输入的两线接口。数据同步出
在SCL的设备下降沿，并移入在SCL上升沿。在SCL
输入端还集成了施密特触发器输入，提高了抗噪声能力。
写保护：当WP为高电平时，整个阵列写保护。当WP为低电平时，
所有地址可写。该引脚在内部上拉下来。
无连接
电源电压
地
SDA
I / O
SCL
输入
WP
NC
VDD
VSS
输入
-
供应
供应
修订版1.3
2011年2月
第12页2
FM24C04B
内存操作
该FM24C04B被设计的方式来操作
非常类似于其他的2线接口存储器
产品。主要的差别从结果
FRAM的性能更高的写入能力
技术。这些改进导致一些
该FM24C04B和一个类似的差异
在配置写入EEPROM 。完整
操作为写操作和读操作进行说明
下文。
写操作
所有的写操作首先从站地址，然后一个字
地址。总线主机表示写操作
通过设定的最低位的从机地址为0后，
寻址总线主机发送数据的每个字节
存储器和存储生成
应答条件。任何数量的连续
字节可以被写入。如果地址范围的结束
在内部达成，地址计数器将返回
从1FFh的到000h 。
不像其他的非易失性存储器技术，有
没有写延迟FRAM 。整个内存
周期发生在比单个总线时钟的时间更少。
因此，任何操作包括读或写操作
随即出现一个写操作之后。承认
投票站，与EEPROM与使用的技术
确定是否一个写入完成是不必要的，
将始终返回完成状态。
8后的实际存储阵列写操作
th
数据位被传输。这将是之前的完整
确认被发送。因此，如果用户希望
中止写入，而不改变存储器的内容，
这应该利用启动或停止条件进行
前8
th
数据位。该FM24C04B不需要
页面缓冲。
拉着写保护高将禁止写入
整个阵列。该FM24C04B不会承认
当写保护是被写入的数据字节
断言。此外，地址计数器将不
递增，如果写操作尝试。拉WP低
(V
SS
）将停用此功能。
图5和图6示出了以下两者的单个字节
和MULTIPLE-字节写情况。
图4.从地址
没有字地址发生用于读出操作。读
总是使用在内部举行的低8位
地址锁存器和9个
th
地址位的部
从机地址。读操作总是开始于地址
按照前面的访问。随机读地址
可以通过执行一个写操作的说明被加载
下文。
每个数据字节发送之后，刚好在
承认，在FM24C04B递增内部
地址锁存。这使得下一个连续字节到
在不具有附加的寻址访问。后
最后一个地址（ 1FFh的）到达时，地址锁存器
翻转到000H 。没有限制到数
可以与一个单一的被访问的字节的读或写
操作。
数据传输
毕竟地址信息已发送，
总线主控器和之间的数据传输
FM24C04B可以开始。用于读出操作的
FM24C04B将放置8个数据位的总线上，然后等待
为确认。如果确认发生时，
下一个连续字节将被转移。如果
应答信号不被发送，则读出操作是
得出的结论。对于写操作，将FM24C04B
接受8位数据位从主再发
承认。所有的数据传输时MSB（最高
显著位）第一位。
修订版1.3
2011年2月
第12页5
QQ：2880707522 复制
