FM22LD16
4Mbit的F-RAM存储器
特点
4Mbit的铁电非易失性RAM
组织为256Kx16
配置为512Kx8使用/ UB ， / LB
10
14
读/写周期
无需等待的写入
页面模式操作，以40MHz的
先进的高可靠性铁电工艺
SRAM兼容
JEDEC 256Kx16 SRAM引脚
55 ns的存取时间， 110 ns的周期时间
高级功能
软件可编程块写保护
优越于电池供电的SRAM模块
没有电池忧虑
整体可靠性
真正的表面安装解决方案，没有返工步骤
优越的防潮，防震，振动
低功耗工作
2.7V - 3.6V电源
低待机电流（典型值90μA ）。
低工作电流（ 8毫安典型值）。
行业标准配置
工业级温度-40 ° C至+ 85°C
48球的“绿色” / RoHS指令FBGA封装
引脚FM21LD16 （ 2MB）兼容，
FM23MLD16 （ 8MB）
该器件采用48球FBGA封装。
设备规格都保证了工业
温度范围：-40 ° C至+ 85°C 。
引脚配置
1
2
3
4
5
6
描述
该FM22LD16是256Kx16非易失性存储器
读取和写入像一个标准的SRAM 。一
铁电随机存取存储器或F -RAM是
非易失性的，这意味着数据后保留
电源被移除。它提供了数据保持
10年同时消除了可靠性问题，
功能性的缺点，而且系统设计
电池供电的SRAM （ BBSRAM ）的复杂性。
快写时序和高读写次数进行
F-RAM优于其它类型的存储器。
在系统的FM22LD16的操作非常相似
到其他RAM器件，可以用来作为一个下拉
替代标准的SRAM 。读取和写入
周期可由/ CE或仅仅是触发
改变地址。这架F -RAM存储器
非易失性由于其独特的强电介质存储器
流程。这些特点使FM22LD16理想
对于需要非易失性存储器应用
频繁或快速写操作在一个SRAM的形式。
该FM22LD16包括低电压监测器
禁止访问该存储器阵列当V
DD
滴剂
低于V
DD
分钟。存储器被保护不受
根据本无意的访问和数据损坏
条件。该器件还具有软件 -
控制的写保护功能。存储器阵列是
划分成8个均匀的块，其中每一个可以是
单独写保护。
A
B
C
D
E
F
G
H
/磅
/ OE
A0
A1
A2
NC
DQ8
/ UB
A3
A4
/ CE
DQ0
DQ9
DQ10
A5
A6
DQ1
DQ2
VSS
DQ11
A17
A7
DQ3
VDD
VDD
DQ12
NC
A16
DQ4
VSS
DQ14
DQ13
A14
A15
DQ5
DQ6
DQ15
NC
A12
A13
/ WE
DQ7
NC
A8
A9
A10
A11
NC
俯视图（球下）
订购信息
FM22LD16-55-BG
55 ns访问， 48球
“绿色” / RoHS指令FBGA
FM22LD16-55 - BGTR 55 ns访问， 48球
“绿色” / RoHS指令FBGA ，
磁带&卷轴
本产品符合每Ramtron公司标准保修条款的规范。该产品已完成了Ramtron的
内部资格测试，并达到生产状态。
赛普拉斯半导体公司
文件编号： 001-86190修订版**
198冠军苑
圣何塞，加利福尼亚95134-1709 408-943-2600
修订后的2013年2月25日
FM22LD16 - 256Kx16 FRAM
32K ×16块
地址锁存&写保护
32K ×16块
座&行解码器
32K ×16块
32K ×16块
A(17:0)
...
32K ×16块
A(17:2)
32K ×16块
A(1:0)
32K ×16块
32K ×16块
...
列解码器
CE
WE
UB ， LB
OE
2
I / O锁存&总线驱动程序
控制
逻辑
DQ （15 ：0）
图1.框图
引脚说明
引脚名称
TYPE
A(17:0)
输入
/ CE
输入
/ WE
输入
/ OE
DQ （15 ：0）
/ UB
输入
I / O
输入
/磅
输入
VDD
VSS
供应
供应
引脚说明
地址输入： 18地址线选择262,144字的F-RAM阵列中的一个。该
最低的两个地址线A （1 ：0）可用于页面模式读取和写入操作。
芯片使能输入：设备选择和新的内存访问开始时， / CE是
低。整个地址被内部锁存/ CE的下降沿。随后的变化
在A（ 1 ： 0 ）的地址输入允许页面模式操作时， / CE为低电平。
写使能：一个写周期开始时/ WE为有效。上升沿使
FM22LD16写的DQ总线的F-RAM阵列上的数据。的/ WE的下降沿
锁存一个新的列地址为页模式写周期。
输出使能：当/ OE是低电平时， FM22LD16驱动数据总线时有效读取数据
可用。拉高/ OE高的三态DQ引脚。
数据：用于访问所述的F- RAM阵列16位双向数据总线。
高字节选择：启用DQ （ 15 ： 8 ），销过程中的读取和写入。拉高/ UB高
三态DQ管脚。如果用户不执行字节写入和设备不
配置为512Kx8中，/ UB和/ LB引脚可接地。
低字节选择：启用DQ （ 7 ： 0 ）引脚在读取和写入。拉高/ LB三高
规定的DQ引脚。如果用户不执行字节写入和设备不配置
作为512Kx8中，/ UB和/ LB引脚可接地。
电源电压
地
文件编号： 001-86190修订版**
分页： 15 2
FM22LD16 - 256Kx16 FRAM
功能真值表
1,2
/ CE
/ WE
A(17:2)
H
X
X
H
V
L
H
没有变化
L
H
变化
L
V
L
V
L
没有变化
X
X
注意事项：
1)
2)
3)
4)
A(1:0)
X
V
变化
V
V
V
V
X
手术
待机/空闲
读
页面模式读取
随机读取
/ CE控制的写
/ WE控制的写
2
页写模式
3
启动预充电
H =逻辑高电平， L =逻辑低电平，V =有效数据， X =无关。
/ WE控制的写周期开始作为一个读周期， A（ 17 ： 2）被锁定即可。
地址A（1 ：0）必须保持稳定页模式操作过程中，至少10纳秒。
对于写周期，数据在被锁存/ CE和/ WE的上升沿，以先到者为准。
字节选择真值表
/ OE
/磅
/ UB
H
X
X
X
H
H
L
H
L
L
H
L
L
X
H
L
L
H
L
L
手术
阅读;输出禁用
阅读; DQ （ 7 ： 0 ）高阻
阅读; DQ （ 15 ： 8 ）高阻
读
写;面膜DQ （ 7 ： 0 ）
写;面膜DQ （ 15 ： 8 ）
写
如果1）系统不/ UB和/ LB引脚可接地
执行字节写操作; 2）该设备没有配置为512Kx8 。
文件编号： 001-86190修订版**
第15 3
FM22LD16 - 256Kx16 FRAM
概观
该FM22LD16是一个字宽的F- RAM存储器
在逻辑上组织为262144 ×16和访问
采用业界标准的并行接口。所有数据
写入部被立即非易失性无
延时。该器件提供页面模式操作这
在提供更高的速度访问地址
页（行） 。到不同的页面的访问要求
或者/ CE的转换低或高地址
A（ 17 ： 2 ）的变化。
和/ WE控制的写周期。在这两种情况下，该
地址A （17： 2）被锁存/ CE的下降沿。
在/ CE的控制的写入时，/ WE信号被断言
开始前的存储周期。即， / WE为
当低/ CE下降。在这种情况下，该装置开始
存储器周期作为写入。该FM22LD16不会
驱动/ OE作为国家的数据总线不管
只要/ WE为低。输入数据必须是有效的，当
/ CE是无效的高。在/ WE控制写的
存储器周期开始的/ CE的下降沿。该
/ WE信号下降一段时间后。因此，该
存储周期开始为读。的数据总线将是
如果/ OE是低电平驱动，但它会高阻一次/ WE是
置为低电平。在/ CE-和/ WE控制的写
定时例示中的电能
特定连接的阳离子部分。
写访问阵列上开始的下降沿
/ WE之后被启动的存储器周期。写
访问终止于/ WE或/ CE的上升沿，
以先到者为准。一次有效的写操作
要求用户在满足存取时间指定
要拉高前/ WE或/ CE 。数据建立时间
表示的时间间隔期间的数据不能
变更前的写访问结束时（上升
中/ WE或/ CE）的边缘。
不同于其他真正的非易失性存储器技术，
没有写延迟F-RAM 。由于读
写底层的内存访问时间
同样，用户遇到通过没有延迟
总线。整个存储器操作发生在一个单一的
总线周期。数据轮询，与所使用的技术
的EEPROM ，以确定是否写操作完成，是
不必要的。
页面模式操作
这架F -RAM阵列是由每个8块
有8192行。每一行都有4列地址
位置。地址输入A（ 1 ： 0 ）定义列
要访问的地址。访问可以在任何启动
列地址，以及其他列位置可以是
无需切换/ CE引脚访问。为
快速存取读出，一旦第一个数据字节被驱动
上车后，列地址输入A （ 1 ： 0 ）可
被改变到一个新的值。新的数据字节是那么
于T驱动到DQ引脚不迟
AAP
，这是较少
超过一半的初始读取访问时间。快速访问
写，第一次写入脉冲限定了第一写
访问。而/ CE为低时，随后的记录脉冲
随着一个新的列地址提供一个页面
模式写入权限。
内存操作
用户访问262,144存储单元，每个具有16个
通过并行接口的数据位。这架F -RAM
阵列是由8块，每块有8192行。
每一行都有4列的位置，这使得快
存取在页模式操作。一旦初始
地址被锁存由/ CE的下降沿，
随后的列位置可以被访问
无需切换/ CE 。当/ CE为
去断言高时，预充电操作开始。写
立即发生的，没有接入的端
延时。在/ WE引脚必须切换为每写
操作。写入数据被存储在非易失性
内存马上阵，这是一种功能独特的
以F-RAM称为无延迟
TM
写道。
读操作
读操作开始/ CE的下降沿。
/ CE的下降沿使地址为
锁存并启动存储器的读周期，如果/ WE为高电平。
数据访问之后，在总线上可用
时间已经满足了。一旦地址已
锁存和访问完成时，一个新的访问
随机位置（不同的行）可能会开始时/ CE
仍然偏低。最小周期时间为随机
地址为t
RC
。请注意，与静态存储器，所述
FM22LD16的/ CE-启动存取时间比快
地址周期时间。
该FM22LD16将在驱动数据总线/ OE
与字节中的至少一个使能（ / UB ， / LB ）被
置为低电平。上面的数据字节被驱动时/ UB
低，并且当/ LB所下一个数据字节被驱动
低。如果/ OE是存储器访问时间后断言
已经被满足时，数据总线将被驱动以
有效的数据。如果/ OE是之前完成断言
存储器存取，数据总线将不被驱动
直到有效的数据是可用的。此功能最小化
提供电流的系统通过消除瞬态
致无效的数据被驱动到总线上。
当/ OE为无效高电平时，数据总线将
保持在高阻抗状态。
写操作
写操作发生在FM22LD16的同时
间隔读取。该FM22LD16支持/ CE-
文件编号： 001-86190修订版**
第15 4
FM22LD16 - 256Kx16 FRAM
预充电操作
预充电操作是在一个内部条件
正被用于制备所述存储器的状态
新的访问。预充电是用户发起的，通过驱动
/ CE信号高。它必须保持高电平至少在
最小预充电时间t
PC
.
预充电还可以通过改变上部激活
位访问者地址A（ 17 ： 2 ） 。当前行之前先关闭
以访问该新行。自动装置
检测其启动的高位地址变更
预充电操作时，新的地址被锁存，并
新读出的数据是内吨有效
AA
地址
访问时间。参阅
读周期时序1
第10页同样有类似的序列图
发生的写周期。参阅
写周期
定时3
第12页的速度上图在哪
能发出随机地址为t
RC
和T
WC
,
分别。
值将不被写入到存储器阵列，所以在
地址是鸵鸟政策护理。相反，它将于待定
在下一个周期中，它必须是在数据的写入
完善的保护设置。如果
补是正确的，写保护设置将
进行调整。如果不是，则处理被中止，然后
地址序列重新开始。写入的数据值
经过正确的6个地址不会被进入
内存。
保护数据字节由8个比特，每个
一个扇区的写保护状态相关联。该
数据字节必须被驱动为低8位的
数据总线，DQ （7 ：0）。位设置为1的写保护
相应的部门; 0使得该写
部门。下面的表显示了写保护
与控制中的相应位扇区
写保护设置。
写保护部门 - 32K X16块
7部门
3FFFFH - 38000h
6部门
37FFFh - 30000H
部门5
2FFFFh - 28000h
4区
27FFFh - 20000H
3部门
1FFFFH - 18000H
2区
17FFFh - 10000H
部门1
地址0FFFFh - 08000H
扇区0
07FFFh - 00000H
写保护的读地址顺序如下：
1.
24555h *
2.
3AAAAh
3.
02333h
4.
1CCCCh
5.
000FFh
6.
3EF00h
7.
3AAAAh
8.
1CCCCh
9.
0FF00h
10. 00000h
*如果/ CE为低电平输入的顺序，那么
00000H的地址，必须先24555h 。
地址序列提供了一个非常安全的方式
修改保护。写保护程序
有一个1在3×10
32
随机访问的机会
正是1
st
6个地址。赔率是进一步
减少了需要3个以上的写入周期，一个
需要的数据字节的确切倒置。甲流
图表整个写保护操作的示于
图2.写保护设置是非易失性的。
出厂默认设置：所有的块是不受保护的。
软件写保护
该256Kx16地址空间被分成8个扇形
32Kx16每个（块）。每个扇区可
独立软件写保护和设置
是非易失性的。一个独特的地址和命令
顺序调用写保护模式。
要修改写保护，系统主机必须
问题6读取指令，三个写命令，
最后读命令。读的特定序列
地址必须按顺序提供给访问
写保护模式。下面的读出地址
序列中，主机必须写一个数据字节
指定每个扇区的期望保护状态。
确认后，系统必须接着写的
保护字节补码立即
继保护字节。出现的任何错误
包括读地址顺序错误，发出
第七读地址，或不配合
保护值将保留的写保护
不变。
写保护状态机监视所有
地址，不采取行动，直到这个特殊的
读/写过程发生。在寻址
序列，每一个读操作是有效的操作
并从对应的地址数据将
被驱动到数据总线。发生的任何地址
序列将导致软件保护状态
机器重新开始。后的地址序列是
完成后，接下来的操作必须是一个写周期。
该数据字节的写保护设置。这
文件编号： 001-86190修订版**
第15个5
FM22LD16
4Mbit的F-RAM存储器
特点
4Mbit的铁电非易失性RAM
组织为256Kx16
配置为512Kx8使用/ UB ， / LB
10
14
读/写周期
无需等待的写入
页面模式操作，以40MHz的
先进的高可靠性铁电工艺
SRAM兼容
JEDEC 256Kx16 SRAM引脚
55 ns的存取时间， 110 ns的周期时间
高级功能
软件可编程块写保护
优越于电池供电的SRAM模块
没有电池忧虑
整体可靠性
真正的表面安装解决方案，没有返工步骤
优越的防潮，防震，振动
低功耗工作
2.7V - 3.6V电源
低待机电流（典型值90μA ）。
低工作电流（ 8毫安典型值）。
行业标准配置
工业级温度-40 ° C至+ 85°C
48球的“绿色” / RoHS指令FBGA封装
引脚FM21LD16 （ 2MB）兼容，
FM23MLD16 （ 8MB）
该器件采用48球FBGA封装。
设备规格都保证了工业
温度范围：-40 ° C至+ 85°C 。
引脚配置
1
2
3
4
5
6
描述
该FM22LD16是256Kx16非易失性存储器
读取和写入像一个标准的SRAM 。一
铁电随机存取存储器或F -RAM是
非易失性的，这意味着数据后保留
电源被移除。它提供了数据保持
10年同时消除了可靠性问题，
功能性的缺点，而且系统设计
电池供电的SRAM （ BBSRAM ）的复杂性。
快写时序和高读写次数进行
F-RAM优于其它类型的存储器。
在系统的FM22LD16的操作非常相似
到其他RAM器件，可以用来作为一个下拉
替代标准的SRAM 。读取和写入
周期可由/ CE或仅仅是触发
改变地址。这架F -RAM存储器
非易失性由于其独特的强电介质存储器
流程。这些特点使FM22LD16理想
对于需要非易失性存储器应用
频繁或快速写操作在一个SRAM的形式。
该FM22LD16包括低电压监测器
禁止访问该存储器阵列当V
DD
滴剂
低于V
DD
分钟。存储器被保护不受
根据本无意的访问和数据损坏
条件。该器件还具有软件 -
控制的写保护功能。存储器阵列是
划分成8个均匀的块，其中每一个可以是
单独写保护。
A
B
C
D
E
F
G
H
/磅
/ OE
A0
A1
A2
NC
DQ8
/ UB
A3
A4
/ CE
DQ0
DQ9
DQ10
A5
A6
DQ1
DQ2
VSS
DQ11
A17
A7
DQ3
VDD
VDD
DQ12
NC
A16
DQ4
VSS
DQ14
DQ13
A14
A15
DQ5
DQ6
DQ15
NC
A12
A13
/ WE
DQ7
NC
A8
A9
A10
A11
NC
俯视图（球下）
订购信息
FM22LD16-55-BG
55 ns访问， 48球
“绿色” / RoHS指令FBGA
FM22LD16-55 - BGTR 55 ns访问， 48球
“绿色” / RoHS指令FBGA ，
磁带&卷轴
Ramtron的国际公司
1850 Ramtron的驱动器，科罗拉多斯普林斯，CO 80921
（ 800 ） 545 - FRAM ， （ 719 ） 481-7000
http://www.ramtron.com
第14页1
本产品符合每Ramtron公司的条款规范
标准保修。该产品已经完成了Ramtron的内部
资格测试，并达到生产状态。
修订版3.0
2012年10月
FM22LD16 - 256Kx16 FRAM
32K ×16块
地址锁存&写保护
32K ×16块
座&行解码器
32K ×16块
32K ×16块
A(17:0)
...
32K ×16块
A(17:2)
32K ×16块
A(1:0)
32K ×16块
32K ×16块
...
列解码器
CE
WE
UB ， LB
OE
2
I / O锁存&总线驱动程序
控制
逻辑
DQ （15 ：0）
图1.框图
引脚说明
引脚名称
TYPE
A(17:0)
输入
/ CE
输入
/ WE
输入
/ OE
DQ （15 ：0）
/ UB
输入
I / O
输入
/磅
输入
VDD
VSS
供应
供应
引脚说明
地址输入： 18地址线选择262,144字的F-RAM阵列中的一个。该
最低的两个地址线A （1 ：0）可用于页面模式读取和写入操作。
芯片使能输入：设备选择和新的内存访问开始时， / CE是
低。整个地址被内部锁存/ CE的下降沿。随后的变化
在A（ 1 ： 0 ）的地址输入允许页面模式操作时， / CE为低电平。
写使能：一个写周期开始时/ WE为有效。上升沿使
FM22LD16写的DQ总线的F-RAM阵列上的数据。的/ WE的下降沿
锁存一个新的列地址为页模式写周期。
输出使能：当/ OE是低电平时， FM22LD16驱动数据总线时有效读取数据
可用。拉高/ OE高的三态DQ引脚。
数据：用于访问所述的F- RAM阵列16位双向数据总线。
高字节选择：启用DQ （ 15 ： 8 ），销过程中的读取和写入。拉高/ UB高
三态DQ管脚。如果用户不执行字节写入和设备不
配置为512Kx8中，/ UB和/ LB引脚可接地。
低字节选择：启用DQ （ 7 ： 0 ）引脚在读取和写入。拉高/ LB三高
规定的DQ引脚。如果用户不执行字节写入和设备不配置
作为512Kx8中，/ UB和/ LB引脚可接地。
电源电压
地
修订版3.0
2012年10月
第14页2
FM22LD16 - 256Kx16 FRAM
功能真值表
1,2
/ CE
/ WE
A(17:2)
H
X
X
H
V
L
H
没有变化
L
H
变化
L
V
L
V
L
没有变化
X
X
注意事项：
1)
2)
3)
4)
A(1:0)
X
V
变化
V
V
V
V
X
手术
待机/空闲
读
页面模式读取
随机读取
/ CE控制的写
/ WE控制的写
2
页写模式
3
启动预充电
H =逻辑高电平， L =逻辑低电平，V =有效数据， X =无关。
/ WE控制的写周期开始作为一个读周期， A（ 17 ： 2）被锁定即可。
地址A（1 ：0）必须保持稳定页模式操作过程中，至少10纳秒。
对于写周期，数据在被锁存/ CE和/ WE的上升沿，以先到者为准。
字节选择真值表
/ OE
/磅
/ UB
H
X
X
X
H
H
L
H
L
L
H
L
L
X
H
L
L
H
L
L
手术
阅读;输出禁用
阅读; DQ （ 7 ： 0 ）高阻
阅读; DQ （ 15 ： 8 ）高阻
读
写;面膜DQ （ 7 ： 0 ）
写;面膜DQ （ 15 ： 8 ）
写
如果1）系统不/ UB和/ LB引脚可接地
执行字节写操作; 2）该设备没有配置为512Kx8 。
修订版3.0
2012年10月
第14页3
FM22LD16 - 256Kx16 FRAM
概观
该FM22LD16是一个字宽的F- RAM存储器
在逻辑上组织为262144 ×16和访问
采用业界标准的并行接口。所有数据
写入部被立即非易失性无
延时。该器件提供页面模式操作这
在提供更高的速度访问地址
页（行） 。到不同的页面的访问要求
或者/ CE的转换低或高地址
A（ 17 ： 2 ）的变化。
写操作
写操作发生在FM22LD16的同时
间隔读取。该FM22LD16支持/ CE-
和/ WE控制的写周期。在这两种情况下，该
地址A （17： 2）被锁存/ CE的下降沿。
在/ CE的控制的写入时，/ WE信号被断言
开始前的存储周期。即， / WE为
当低/ CE下降。在这种情况下，该装置开始
存储器周期作为写入。该FM22LD16不会
驱动/ OE作为国家的数据总线不管
只要/ WE为低。输入数据必须是有效的，当
/ CE是无效的高。在/ WE控制写的
存储器周期开始的/ CE的下降沿。该
/ WE信号下降一段时间后。因此，该
存储周期开始为读。的数据总线将是
如果/ OE是低电平驱动，但它会高阻一次/ WE是
置为低电平。在/ CE-和/ WE控制的写
定时例示中的电能
特定连接的阳离子部分。
写访问阵列上开始的下降沿
/ WE之后被启动的存储器周期。写
访问终止于/ WE或/ CE的上升沿，
以先到者为准。一次有效的写操作
要求用户在满足存取时间指定
要拉高前/ WE或/ CE 。数据建立时间
表示的时间间隔期间的数据不能
变更前的写访问结束时（上升
中/ WE或/ CE）的边缘。
不同于其他真正的非易失性存储器技术，
没有写延迟F-RAM 。由于读
写底层的内存访问时间
同样，用户遇到通过没有延迟
总线。整个存储器操作发生在一个单一的
总线周期。数据轮询，与所使用的技术
的EEPROM ，以确定是否写操作完成，是
不必要的。
页面模式操作
这架F -RAM阵列是由每个8块
有8192行。每一行都有4列地址
位置。地址输入A（ 1 ： 0 ）定义列
要访问的地址。访问可以在任何启动
列地址，以及其他列位置可以是
无需切换/ CE引脚访问。为
快速存取读出，一旦第一个数据字节被驱动
上车后，列地址输入A （ 1 ： 0 ）可
被改变到一个新的值。新的数据字节是那么
于T驱动到DQ引脚不迟
AAP
，这是较少
超过一半的初始读取访问时间。快速访问
写，第一次写入脉冲限定了第一写
访问。而/ CE为低时，随后的记录脉冲
内存操作
用户访问262,144存储单元，每个具有16个
通过并行接口的数据位。这架F -RAM
阵列是由8块，每块有8192行。
每一行都有4列的位置，这使得快
存取在页模式操作。一旦初始
地址被锁存由/ CE的下降沿，
随后的列位置可以被访问
无需切换/ CE 。当/ CE为
去断言高时，预充电操作开始。写
立即发生的，没有接入的端
延时。在/ WE引脚必须切换为每写
操作。写入数据被存储在非易失性
内存马上阵，这是一种功能独特的
以F-RAM称为无延迟
TM
写道。
读操作
读操作开始/ CE的下降沿。
/ CE的下降沿使地址为
锁存并启动存储器的读周期，如果/ WE为高电平。
数据访问之后，在总线上可用
时间已经满足了。一旦地址已
锁存和访问完成时，一个新的访问
随机位置（不同的行）可能会开始时/ CE
仍然偏低。最小周期时间为随机
地址为t
RC
。请注意，与静态存储器，所述
FM22LD16的/ CE-启动存取时间比快
地址周期时间。
该FM22LD16将在驱动数据总线/ OE
与字节中的至少一个使能（ / UB ， / LB ）被
置为低电平。上面的数据字节被驱动时/ UB
低，并且当/ LB所下一个数据字节被驱动
低。如果/ OE是存储器访问时间后断言
已经被满足时，数据总线将被驱动以
有效的数据。如果/ OE是之前完成断言
存储器存取，数据总线将不被驱动
直到有效的数据是可用的。此功能最小化
提供电流的系统通过消除瞬态
致无效的数据被驱动到总线上。
当/ OE为无效高电平时，数据总线将
保持在高阻抗状态。
修订版3.0
2012年10月
第14页4
FM22LD16 - 256Kx16 FRAM
随着一个新的列地址提供一个页面
模式写入权限。
预充电操作
预充电操作是在一个内部条件
正被用于制备所述存储器的状态
新的访问。预充电是用户发起的，通过驱动
/ CE信号高。它必须保持高电平至少在
最小预充电时间t
PC
.
预充电还可以通过改变上部激活
位访问者地址A（ 17 ： 2 ） 。当前行之前先关闭
以访问该新行。自动装置
检测其启动的高位地址变更
预充电操作时，新的地址被锁存，并
新读出的数据是内吨有效
AA
地址
访问时间。参阅
读周期时序1
第10页同样有类似的序列图
发生的写周期。参阅
写周期
定时3
第12页的速度上图在哪
能发出随机地址为t
RC
和T
WC
,
分别。
该数据字节的写保护设置。这
值将不被写入到存储器阵列，所以在
地址是鸵鸟政策护理。相反，它将于待定
在下一个周期中，它必须是在数据的写入
完善的保护设置。如果
补是正确的，写保护设置将
进行调整。如果不是，则处理被中止，然后
地址序列重新开始。写入的数据值
经过正确的6个地址不会被进入
内存。
保护数据字节由8个比特，每个
一个扇区的写保护状态相关联。该
数据字节必须被驱动为低8位的
数据总线，DQ （7 ：0）。位设置为1的写保护
相应的部门; 0使得该写
部门。下面的表显示了写保护
与控制中的相应位扇区
写保护设置。
写保护部门 - 32K X16块
7部门
3FFFFH - 38000h
6部门
37FFFh - 30000H
部门5
2FFFFh - 28000h
4区
27FFFh - 20000H
3部门
1FFFFH - 18000H
2区
17FFFh - 10000H
部门1
地址0FFFFh - 08000H
扇区0
07FFFh - 00000H
写保护的读地址顺序如下：
1.
24555h *
2.
3AAAAh
3.
02333h
4.
1CCCCh
5.
000FFh
6.
3EF00h
7.
3AAAAh
8.
1CCCCh
9.
0FF00h
10. 00000h
*如果/ CE为低电平输入的顺序，那么
00000H的地址，必须先24555h 。
地址序列提供了一个非常安全的方式
修改保护。写保护程序
有一个1在3×10
32
随机访问的机会
正是1
st
6个地址。赔率是进一步
减少了需要3个以上的写入周期，一个
需要的数据字节的确切倒置。甲流
图表整个写保护操作的示于
图2.写保护设置是非易失性的。
出厂默认设置：所有的块是不受保护的。
软件写保护
该256Kx16地址空间被分成8个扇形
32Kx16每个（块）。每个扇区可
独立软件写保护和设置
是非易失性的。一个独特的地址和命令
顺序调用写保护模式。
要修改写保护，系统主机必须
问题6读取指令，三个写命令，
最后读命令。读的特定序列
地址必须按顺序提供给访问
写保护模式。下面的读出地址
序列中，主机必须写一个数据字节
指定每个扇区的期望保护状态。
确认后，系统必须接着写的
保护字节补码立即
继保护字节。出现的任何错误
包括读地址顺序错误，发出
第七读地址，或不配合
保护值将保留的写保护
不变。
写保护状态机监视所有
地址，不采取行动，直到这个特殊的
读/写过程发生。在寻址
序列，每一个读操作是有效的操作
并从对应的地址数据将
被驱动到数据总线。发生的任何地址
序列将导致软件保护状态
机器重新开始。后的地址序列是
完成后，接下来的操作必须是一个写周期。
修订版3.0
2012年10月
第14页5
QQ：2881677436 复制
