FIN3385 FIN3383 FIN3384 FIN3386低电压28位平板显示器链路串行器/解串器
2003年10月
修订后的2005年4月
FIN3385 FIN3383
FIN3384 FIN3386
低电压28位平板显示器链接
串行器/解串器
概述
该FIN3385和FIN3383改造28位宽的并行
LVTTL （低电压TTL）的数据为4个串行LVDS （低
电压差分信号）数据流。一个相位
锁定发送时钟平行于数据传输的
流过一个单独的LVDS链路。发送的每个周期
时钟输入的LVTTL数据的28位进行采样和反
mitted 。
该FIN3386和FIN3384接收并转换成4/3
串行LVDS数据流返回到21分之28位LVTTL的
数据。参照表1的Serializ-的矩阵摘要
ERS和可解串器。对于FIN3385 ，在
发送时钟频率85MHz的的， LVTTL数据的28位
在每个LVDS通道的速率595Mbps的传输。
这些芯片组是一个理想的解决方案，以解决EMI和电缆
与宽和高速的TTL相关尺寸的问题
接口。
特点
s
低功耗
s
20 MHz至85 MHz的移位时钟支持
s
r
各地1.2V 1V共模范围
s
窄总线减少了线缆的尺寸和成本
s
高吞吐量（高达2.38 Gbps的吞吐量）
s
内部PLL ，无需外部元件
s
兼容的TIA / EIA -644规范
s
器件采用56引脚TSSOP封装
订购代码：
订单号
FIN3383MTD
FIN3384MTD
FIN3385MTD
FIN3386MTD
包装数
MTD56
MTD56
MTD56
MTD56
包装说明
56引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 6.1毫米宽
56引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 6.1毫米宽
56引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 6.1毫米宽
56引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 6.1毫米宽
在磁带和卷轴可用的设备也。通过附加后缀字母“X”的订货代码指定。
表1显示面板连接串行器/解串器芯片矩阵
部分
FIN3385
FIN3383
FIN3386
FIN3384
CLK频率
85
66
85
66
LVTTL IN
28
28
LVDS输出
4
4
4
4
28
28
LVDS IN
LVTTL输出
包
56 TSSOP
56 TSSOP
56 TSSOP
56 TSSOP
2005仙童半导体公司
DS500864
www.fairchildsemi.com
FIN3385 FIN3383 FIN3384 FIN3386
方框图
对于FIN3385和FIN3383功能框图
对于FIN3386和FIN3384接收功能框图
www.fairchildsemi.com
2
FIN3385 FIN3383 FIN3384 FIN3386
变送器
引脚说明
引脚名称
TXIN
TXCLKIN
TXOUT
TXOUT
TXCLKOUT
TXCLKOUT
R_FB
PWRDN
PLL V
CC
PLL GND
LVDS V
CC
LVDS GND
V
CC
GND
NC
引脚的I / O类型号码
I
I
O
O
O
O
I
I
I
I
I
I
I
I
28/21
1
4/3
4/3
1
1
1
1
1
2
1
3
3
5
信号说明
LVTTL电平输入
LVTTL电平时钟输入
上升沿为数据选通信号。
正LVDS差分数据输出
负LVDS差分数据输出
正LVDS差分时钟输出
负LVDS差分时钟输出
上升沿时钟（HIGH ） ，下降沿时钟（ LOW ）
LVTTL电平关断输入
断言（ LOW ）使输出处于高阻抗状态。
电源引脚PLL
接地引脚的PLL
电源引脚LVDS输出
接地引脚为LVDS输出
电源引脚为LVTTL输入
接地引脚为LVTTL输入
无连接
接线图
FIN3383和FIN3385 （ 28 ： 4发射器）
引脚分配为TSSOP
真值表
输入
TXIN
活跃
活跃
F
F
X
TXCLKIN
活跃
L / H / Z
活跃
F
X
PWRDN
（注1 ）
H
H
H
H
L
输出
TXOUT
r
L / H
L / H
L
L
Z
TXCLKOUT
r
L / H
X（注2 ）
L / H
X（注2 ）
Z
H亮逻辑电平
l低逻辑电平
x无关
Z高阻抗
F浮点
注1 ：
发射器或接收器的输出将保持在一个
高阻抗状态，直到V
CC
达到2V 。
注2 ：
TXCLKOUT
r
会当稳定在一个自由运行频率
部通电时， PWRDN为HIGH和TXCLKIN是一个稳定的逻辑
电平（L / H / Z） 。
3
www.fairchildsemi.com
FIN3385 FIN3383 FIN3384 FIN3386
接收机
引脚说明
引脚名称I / O类型
RXIN
RXIN
RxCLKIN
RxCLKIN
RXOUT
RxCLKOUT
PWRDN
PLL V
CC
PLL GND
LVDS V
CC
LVDS GND
V
CC
GND
NC
I
I
I
I
O
O
I
I
I
I
I
I
I
数
针脚数
4/3
4/3
1
1
28/21
1
1
1
2
1
3
4
5
信号说明
负LVDS差分数据输入
正LVDS差分数据输入
负LVDS差分时钟输入
正LVDS差分时钟输入
LVTTL电平数据输出
对于PWRDN低变高
LVTTL时钟输出
LVTTL电平输入
请参阅发射器和接收器上电和掉电操作真值表
电源引脚PLL
接地引脚的PLL
电源引脚LVDS输入
接地引脚用于LVDS输入
电源为LVTTL输出
接地引脚为LVTTL输出
无连接
接线图
FIN3386和FIN3384 （ 4:28接收器）
引脚分配为TSSOP
www.fairchildsemi.com
4
FIN3385 FIN3383 FIN3384 FIN3386
发射器和接收器上电/掉电操作真值表
发送器的输出保持在高阻抗状态，直到电源达到2V 。下面的表
示出了在上电期间的PWRDN销和掉电和操作的发送器的操作。
发射机
V
CC
TXIN
TXOUT
TXCLKIN
TXCLKOUT
r
PWRDN
接收器
RXIN
r
RXOUT
RxCLKIN
r
RxCLKOUT
PWRDN
V
CC
H亮逻辑电平
l低逻辑电平
P最后有效状态
x无关
Z高阻
PWRDN
正常
2V
X
Z
X
Z
L
X
Z
X
Z
L
!
2V
X
Z
X
Z
L
PWRDN
X
L
X
（注5 ）
L
!
2V
活跃
活跃
活跃
活跃
H
活跃
L / H
活跃
活跃
H
!
2V
活跃
X
H / L / Z
（注3）
H
活跃
P
（注4 ）
（注5 ）
H
!
2V
!
2V
H
（注4 ）
H
活跃
（注5 ）
H
H
（注4 ）
P
（注4 ）
（注5 ）
H
2V
2V
2V
2V
2V
2V
注3 ：
如果变送器通电和PWRDN是无效的高，时钟输入进入任何国家的低，高，或Z则内部PLL会去
已知的低频率，一直呆到时钟重新开始正常运行。
注4 ：
如果输入终止，未驱动（ Z）或短路或开路。 （故障安全状态）
注5 ：
对于PWRDN或故障安全状态RxCLKOut引脚变为低电平的面板连接器件和高通道连接的设备。
注6 ：
在这里短路装置（
r
输入短路到彼此，或
r
输入短路，彼此接地或V
CC
或任一
r
输入短路到
地面或V
CC
），没有其他的电流/电压源（噪声）施加。如果在V
ID
仍然在有效范围内（大于100mV的）和VCM是在有效范围内
（0V至2.4V ），则该输入信号仍是公认的并且部分将正常响应。
5
www.fairchildsemi.com
FIN3385 FIN3383低电压28位平板显示器链路串行器
2003年10月
修订后的2004年1月
FIN3385 FIN3383
低电压28位平板显示器连接串行器
概述
该FIN3385和FIN3383改造28位宽的并行
LVTTL （低电压TTL）的数据为4个串行LVDS （低
电压差分信号）数据流。一个相位
锁定发送时钟平行于数据传输的
蒸汽通过一个单独的LVDS链路。发送的每个周期
时钟输入的LVTTL数据的28位进行采样和反
mitted 。
这些芯片组是一个理想的解决方案，以解决EMI和
宽和高的速度有关电缆尺寸问题
TTL接口。
特点
s
低功耗
s
20 MHz至85 MHz的移位时钟支持
s
±
各地1.2V 1V共模范围
s
窄总线减少了线缆的尺寸和成本
s
高吞吐量（高达2.38 Gbps的吞吐量）
s
内部PLL ，无需外部元件
s
兼容的TIA / EIA -644规范
s
器件采用48和56引脚TSSOP
套餐
订购代码：
订单号
FIN3383MTD
FIN3385MTD
包装数
MTD56
MTD56
包装说明
56引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 6.1毫米宽
56引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 6.1毫米宽
在磁带和卷轴可用的设备也。通过附加后缀字母“X”的订货代码指定。
表1显示面板连接串行器/解串行器芯片矩阵
部分
FIN3385
FIN3383
CLK频率
85
66
LVTTL IN
28
28
LVDS输出
4
4
包
56 TSSOP
56 TSSOP
框图
对于FIN3385和FIN3383功能框图
2004仙童半导体公司
DS500864
www.fairchildsemi.com
FIN3385 FIN3383
引脚说明
引脚名称
TXIN
TXCLKIN
TXOUT
+
TXOUT
TXCLKOUT
+
TXCLKOUT
R_FB
PWRDN
PLL V
CC
PLL GND
LVDS V
CC
LVDS GND
V
CC
GND
NC
引脚的I / O类型号码
I
I
O
O
O
O
I
I
I
I
I
I
I
I
28/21
1
4/3
4/3
1
1
1
1
1
2
1
3
3
5
信号说明
LVTTL电平输入
LVTTL电平时钟输入
上升沿为数据选通信号。
正LVDS差分数据输出
负LVDS差分数据输出
正LVDS差分时钟输出
负LVDS差分时钟输出
上升沿时钟（HIGH ） ，下降沿时钟（ LOW ）
LVTTL电平关断输入
断言（ LOW ）使输出处于高阻抗状态。
电源引脚PLL
接地引脚的PLL
电源引脚LVDS输出
接地引脚为LVDS输出
电源引脚为LVTTL输入
接地引脚为LVTTL输入
无连接
接线图
真值表
输入
TXIN
活跃
活跃
F
F
X
TXCLKIN
活跃
L / H / Z
活跃
F
X
PWRDN
（注1 ）
H
H
H
H
L
输出
TXOUT
±
L / H
L / H
L
L
Z
TXCLKOUT
±
L / H
X（注2 ）
L / H
X（注2 ）
Z
H
=
高逻辑电平
L
=
低逻辑电平
X
=
不在乎
Z
=
高阻抗
F
=
漂浮的
注1 ：
发射器或接收器的输出将保持在一个
高阻抗状态，直到V
CC
达到2V 。
注2 ：
TXCLKOUT ±将稳定在一个自由运行频率时，
部通电时， PWRDN为HIGH和TXCLKIN是一个稳定的逻辑
电平（L / H / Z） 。
www.fairchildsemi.com
2
FIN3385 FIN3383
绝对最大额定值
（注3）
电源电压（V
CC
)
TTL / CMOS输入/输出电压
LVDS输入/输出电压
LVDS输出短路电流（I
OSD
)
存储温度范围（T
英镑
)
最高结温（T
J
)
引线温度（T
L
)
（焊接， 4秒）
ESD额定值（ HBM ，有1.5
100 pF的）
I / O至GND
所有引脚
ESD额定值（ MM ， 0
200 pF的）
260
°
C
-0.3V至+ 4.6V
推荐工作
条件
电源电压（V
CC
)
工作温度（T
A
） （注3）
最大电源电压噪声
(V
CCNPP
)
100毫伏
P-P
（注4 ）
3.0V至3.6V
0.5V至
+
4.6V
-0.3V至+ 4.6V
连续
10°C至
+
70°C
65
°
C到
+
150
°
C
150
°
C
＆ GT ;
10.0千伏
＆ GT ;
6.5千伏
＆ GT ;
400V
注3 ：
绝对最大额定值是DC值超出该设备
可能被损坏或有其使用寿命降低。数据表规格
系统蒸发散应满足，无例外地，以确保系统的设计是
在可靠的电源，温度和输入/输出负载VARI-
冷杉。飞兆半导体不表外推荐操作specifi-
阳离子。
注4 ：
100mV的V
CC
噪声应为频率至少高达待测试
2兆赫。所有本说明书中下面要在这样的噪声来满足。
DC电气特性
在电源电压和工作温度范围，除非另有规定。 （注5 ）
符号
V
IH
V
IL
V
IK
I
IN
输入高电压
输入低电压
输入钳位电压
输入电流
I
IK
= 18
mA
V
IN
=
0.4V至4.6V
V
IN
=
GND
发射器LVDS输出特性（注6 ）
V
OD
V
OD
V
OS
V
OS
I
OS
I
OZ
I
CCWT
输出电压差
V
OD
变化幅度从差分低到高
失调电压
从差分低到高的偏移幅度变化
短路输出电流
残疾人输出漏电流
28 ： 4变送器电源电流
在最坏情况的模式（满载）
（注7 ）
R
L
=
100
,
见图2
PWRDN
=
0.8V
32.5兆赫
见图11
（注8）
注5 ：
所有典型值是在T
A
=
25 ℃，并在V
CC
=
3.3V.
注6 ：
正电流值是指流过的电流转换成设备和负值意味着电流流出引脚。电压为基准，以
地，除非另有说明（除
V
OD
和V
OD
).
注7 ：
的电源电流为发射器和接收器可以是具有活性的I / O信道的数目不同。
注8 ：
16灰阶测试图测试器件的功耗为一个“典型的”LCD显示方式。测试模式近似信号切换
生产所需的横跨显示器16的垂直条带组。
参数
测试条件
民
2.0
GND
典型值
最大
V
CC
0.8
单位
V
V
V
A
发送LVTTL输入特性
0.79
1.8
10.0
250
0
待定
1.25
3.5
±1.0
31.0
32.0
37.0
42.0
10.0
29.0
30.0
35.0
39.0
40.0兆赫
65.0兆赫
85.0兆赫
1.5
10.0
450
35.0
1.375
5.0
±10.0
49.5
55.0
60.5
66.0
55.0
41.8
44.0
49.5
55.0
mV
mV
V
mV
mA
A
R
L
=
100
,
见图1
1.125
V
OUT
=
0V
DO
=
0V至4.6V ， PWRDN
=
0V
32.5兆赫
40.0兆赫
66.0兆赫
85.0兆赫
变送器供电电流
mA
I
CCPDT
I
CCGT
断电电源电流
28 ： 4发射机电源电流
16灰度（注7 ）
A
mA
3
www.fairchildsemi.com
FIN3385 FIN3383
AC电气特性
在电源电压和工作温度范围，除非另有规定。
符号
t
TCP
t
总胆固醇
t
TCL
t
CLKT
t
JIT
t
XIT
t
TLH
t
THL
t
STC
t
HTC
t
TPDD
t
TCCD
参数
传输时钟周期
传输时钟（ TXCLKIN ）高电平时间
发送时钟低电平时间
TXCLKIN转换时间（上升和失败）
TXCLKIN周期到周期抖动
口TxIN过渡时间
差动输出上升时间（20 ％80％ ）
差动输出下降时间（80％ 20％）
TXIN安装程序TxCLNIn
TXIN保存到TCLKIn
发射器掉电延时
发射机时钟输入时钟输出延迟
发射机时钟输入时钟输出延迟
发射机输出数据抖动（F
=
40兆赫）， （注10 ）
t
TPPB0
t
TPPB1
t
TPPB2
t
TPPB3
t
TPPB4
t
TPPB5
t
TPPB6
t
TPPB0
t
TPPB1
t
TPPB2
t
TPPB3
t
TPPB4
t
TPPB5
t
TPPB6
t
TPPB0
t
TPPB1
t
TPPB2
t
TPPB3
t
TPPB4
t
TPPB5
t
TPPB6
t
JCC
位0的发射机输出脉冲位置
第1位的发射机输出脉冲位置
第2位的发射机输出脉冲位置
位3的发射器输出脉冲位置
4位发射机输出脉冲位置
第5位的发射机输出脉冲位置
第6位的发射机输出脉冲位置
位0的发射机输出脉冲位置
第1位的发射机输出脉冲位置
第2位的发射机输出脉冲位置
位3的发射器输出脉冲位置
4位发射机输出脉冲位置
第5位的发射机输出脉冲位置
第6位的发射机输出脉冲位置
位0的发射机输出脉冲位置
第1位的发射机输出脉冲位置
第2位的发射机输出脉冲位置
位3的发射器输出脉冲位置
4位发射机输出脉冲位置
第5位的发射机输出脉冲位置
第6位的发射机输出脉冲位置
FIN3385发射机时钟输出抖动
（周期到周期）
见图10
t
tPLLS
发送锁相环设置时间（注11 ）
f
=
40 MHZ
f
=
65兆赫
f
=
85兆赫
参见图12 ， （注10 ）
参见图9
a
=
1
fx7
参见图9
a
=
1
fx7
参见图9
a
=
1
fx7
0.25
a0.25
2a0.25
3a0.25
4a0.25
5a0.25
6a0.25
0.2
a0.2
2a0.2
3a0.2
4a0.2
5a0.2
6a0.2
0.2
a0.2
2a0.2
3a0.2
4a0.2
5a0.2
6a0.2
0
a
2a
3a
4a
5a
6a
0
a
2a
3a
4a
5a
6a
0
a
2a
3a
4a
5a
6a
350
210
110
0.25
a+0.25
2a+0.25
3a+0.25
4a+0.25
5a+0.25
6a+0.25
0.2
a+0.2
2a+0.2
3a+0.2
4a+0.2
5a+0.2
6a+0.2
0.2
a+0.2
2a+0.2
3a+0.2
4a+0.2
5a+0.2
6a+0.2
370
230
150
10.0
ms
ps
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
1.5
0.75
0.75
2.5
0
100
5.5
2.8
6.8
（10％至90％） ，如图5
参见图4
测试条件
民
11.76
0.35
0.35
1.0
典型值
T
0.5
0.5
最大
50.0
0.65
0.65
6.0
3.0
6.0
1.5
1.5
单位
ns
T
T
ns
ns
ns
ns
ns
ns
ns
ns
ns
LVDS发送器时序特性
见图3
参见图4 （F
=
85兆赫）
参见图7 ， （注9 ）
(T
A
=
25 ℃，并在V
CC
=
3.3V)
参见图6
发射机输出数据抖动（F
=
65兆赫）， （注10 ）
发射机输出数据抖动（F
=
85兆赫）， （注10 ）
注9 ：
所有发射器的输出保持在3 -状态，直到电源达到2V 。时钟和数据输出开始V后10ms的切换
CC
达到3V和
掉电引脚高于1.5V 。
注10 ：
此输出数据脉冲位置的工作原理为TTL逻辑电平以外的LVDS输出比特映射差别（参见图8 ） 。图9示出的歪斜
之间的第一个数据位和时钟输出。另外2位周期的延时，保证当MSB输出的变送器。
注11 ：
这种抖动规范是基于PLL具有周期到周期的输入抖动小于2ns一个参考时钟的假设。
www.fairchildsemi.com
4
FIN3385 FIN3383
图1.差分LVDS输出直流测试电路
AC加载和波形
注意：
在最坏的情况下测试图形生成数字电路的最大来回切换， LVDS I / O和LVTTL / CMOS I / O。根据不同的有效频闪边缘
发射机，所述TXCLKIN可以是上升沿或下降沿数据选通。
图2. “最坏情况”测试模式
图3. LVDS发送器输出负载和转换时间
图4.发射机设置/保持和高/低时报（上升沿频闪）
5
www.fairchildsemi.com
FIN3385 FIN3383低电压28位平板显示器链路串行器
2003年10月
修订后的2004年1月
FIN3385 FIN3383
低电压28位平板显示器连接串行器
概述
该FIN3385和FIN3383改造28位宽的并行
LVTTL （低电压TTL）的数据为4个串行LVDS （低
电压差分信号）数据流。一个相位
锁定发送时钟平行于数据传输的
蒸汽通过一个单独的LVDS链路。发送的每个周期
时钟输入的LVTTL数据的28位进行采样和反
mitted 。
这些芯片组是一个理想的解决方案，以解决EMI和
宽和高的速度有关电缆尺寸问题
TTL接口。
特点
s
低功耗
s
20 MHz至85 MHz的移位时钟支持
s
±
各地1.2V 1V共模范围
s
窄总线减少了线缆的尺寸和成本
s
高吞吐量（高达2.38 Gbps的吞吐量）
s
内部PLL ，无需外部元件
s
兼容的TIA / EIA -644规范
s
器件采用48和56引脚TSSOP
套餐
订购代码：
订单号
FIN3383MTD
FIN3385MTD
包装数
MTD56
MTD56
包装说明
56引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 6.1毫米宽
56引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 6.1毫米宽
在磁带和卷轴可用的设备也。通过附加后缀字母“X”的订货代码指定。
表1显示面板连接串行器/解串行器芯片矩阵
部分
FIN3385
FIN3383
CLK频率
85
66
LVTTL IN
28
28
LVDS输出
4
4
包
56 TSSOP
56 TSSOP
框图
对于FIN3385和FIN3383功能框图
2004仙童半导体公司
DS500864
www.fairchildsemi.com
FIN3385 FIN3383
引脚说明
引脚名称
TXIN
TXCLKIN
TXOUT
+
TXOUT
TXCLKOUT
+
TXCLKOUT
R_FB
PWRDN
PLL V
CC
PLL GND
LVDS V
CC
LVDS GND
V
CC
GND
NC
引脚的I / O类型号码
I
I
O
O
O
O
I
I
I
I
I
I
I
I
28/21
1
4/3
4/3
1
1
1
1
1
2
1
3
3
5
信号说明
LVTTL电平输入
LVTTL电平时钟输入
上升沿为数据选通信号。
正LVDS差分数据输出
负LVDS差分数据输出
正LVDS差分时钟输出
负LVDS差分时钟输出
上升沿时钟（HIGH ） ，下降沿时钟（ LOW ）
LVTTL电平关断输入
断言（ LOW ）使输出处于高阻抗状态。
电源引脚PLL
接地引脚的PLL
电源引脚LVDS输出
接地引脚为LVDS输出
电源引脚为LVTTL输入
接地引脚为LVTTL输入
无连接
接线图
真值表
输入
TXIN
活跃
活跃
F
F
X
TXCLKIN
活跃
L / H / Z
活跃
F
X
PWRDN
（注1 ）
H
H
H
H
L
输出
TXOUT
±
L / H
L / H
L
L
Z
TXCLKOUT
±
L / H
X（注2 ）
L / H
X（注2 ）
Z
H
=
高逻辑电平
L
=
低逻辑电平
X
=
不在乎
Z
=
高阻抗
F
=
漂浮的
注1 ：
发射器或接收器的输出将保持在一个
高阻抗状态，直到V
CC
达到2V 。
注2 ：
TXCLKOUT ±将稳定在一个自由运行频率时，
部通电时， PWRDN为HIGH和TXCLKIN是一个稳定的逻辑
电平（L / H / Z） 。
www.fairchildsemi.com
2
FIN3385 FIN3383
绝对最大额定值
（注3）
电源电压（V
CC
)
TTL / CMOS输入/输出电压
LVDS输入/输出电压
LVDS输出短路电流（I
OSD
)
存储温度范围（T
英镑
)
最高结温（T
J
)
引线温度（T
L
)
（焊接， 4秒）
ESD额定值（ HBM ，有1.5
100 pF的）
I / O至GND
所有引脚
ESD额定值（ MM ， 0
200 pF的）
260
°
C
-0.3V至+ 4.6V
推荐工作
条件
电源电压（V
CC
)
工作温度（T
A
） （注3）
最大电源电压噪声
(V
CCNPP
)
100毫伏
P-P
（注4 ）
3.0V至3.6V
0.5V至
+
4.6V
-0.3V至+ 4.6V
连续
10°C至
+
70°C
65
°
C到
+
150
°
C
150
°
C
＆ GT ;
10.0千伏
＆ GT ;
6.5千伏
＆ GT ;
400V
注3 ：
绝对最大额定值是DC值超出该设备
可能被损坏或有其使用寿命降低。数据表规格
系统蒸发散应满足，无例外地，以确保系统的设计是
在可靠的电源，温度和输入/输出负载VARI-
冷杉。飞兆半导体不表外推荐操作specifi-
阳离子。
注4 ：
100mV的V
CC
噪声应为频率至少高达待测试
2兆赫。所有本说明书中下面要在这样的噪声来满足。
DC电气特性
在电源电压和工作温度范围，除非另有规定。 （注5 ）
符号
V
IH
V
IL
V
IK
I
IN
输入高电压
输入低电压
输入钳位电压
输入电流
I
IK
= 18
mA
V
IN
=
0.4V至4.6V
V
IN
=
GND
发射器LVDS输出特性（注6 ）
V
OD
V
OD
V
OS
V
OS
I
OS
I
OZ
I
CCWT
输出电压差
V
OD
变化幅度从差分低到高
失调电压
从差分低到高的偏移幅度变化
短路输出电流
残疾人输出漏电流
28 ： 4变送器电源电流
在最坏情况的模式（满载）
（注7 ）
R
L
=
100
,
见图2
PWRDN
=
0.8V
32.5兆赫
见图11
（注8）
注5 ：
所有典型值是在T
A
=
25 ℃，并在V
CC
=
3.3V.
注6 ：
正电流值是指流过的电流转换成设备和负值意味着电流流出引脚。电压为基准，以
地，除非另有说明（除
V
OD
和V
OD
).
注7 ：
的电源电流为发射器和接收器可以是具有活性的I / O信道的数目不同。
注8 ：
16灰阶测试图测试器件的功耗为一个“典型的”LCD显示方式。测试模式近似信号切换
生产所需的横跨显示器16的垂直条带组。
参数
测试条件
民
2.0
GND
典型值
最大
V
CC
0.8
单位
V
V
V
A
发送LVTTL输入特性
0.79
1.8
10.0
250
0
待定
1.25
3.5
±1.0
31.0
32.0
37.0
42.0
10.0
29.0
30.0
35.0
39.0
40.0兆赫
65.0兆赫
85.0兆赫
1.5
10.0
450
35.0
1.375
5.0
±10.0
49.5
55.0
60.5
66.0
55.0
41.8
44.0
49.5
55.0
mV
mV
V
mV
mA
A
R
L
=
100
,
见图1
1.125
V
OUT
=
0V
DO
=
0V至4.6V ， PWRDN
=
0V
32.5兆赫
40.0兆赫
66.0兆赫
85.0兆赫
变送器供电电流
mA
I
CCPDT
I
CCGT
断电电源电流
28 ： 4发射机电源电流
16灰度（注7 ）
A
mA
3
www.fairchildsemi.com
FIN3385 FIN3383
AC电气特性
在电源电压和工作温度范围，除非另有规定。
符号
t
TCP
t
总胆固醇
t
TCL
t
CLKT
t
JIT
t
XIT
t
TLH
t
THL
t
STC
t
HTC
t
TPDD
t
TCCD
参数
传输时钟周期
传输时钟（ TXCLKIN ）高电平时间
发送时钟低电平时间
TXCLKIN转换时间（上升和失败）
TXCLKIN周期到周期抖动
口TxIN过渡时间
差动输出上升时间（20 ％80％ ）
差动输出下降时间（80％ 20％）
TXIN安装程序TxCLNIn
TXIN保存到TCLKIn
发射器掉电延时
发射机时钟输入时钟输出延迟
发射机时钟输入时钟输出延迟
发射机输出数据抖动（F
=
40兆赫）， （注10 ）
t
TPPB0
t
TPPB1
t
TPPB2
t
TPPB3
t
TPPB4
t
TPPB5
t
TPPB6
t
TPPB0
t
TPPB1
t
TPPB2
t
TPPB3
t
TPPB4
t
TPPB5
t
TPPB6
t
TPPB0
t
TPPB1
t
TPPB2
t
TPPB3
t
TPPB4
t
TPPB5
t
TPPB6
t
JCC
位0的发射机输出脉冲位置
第1位的发射机输出脉冲位置
第2位的发射机输出脉冲位置
位3的发射器输出脉冲位置
4位发射机输出脉冲位置
第5位的发射机输出脉冲位置
第6位的发射机输出脉冲位置
位0的发射机输出脉冲位置
第1位的发射机输出脉冲位置
第2位的发射机输出脉冲位置
位3的发射器输出脉冲位置
4位发射机输出脉冲位置
第5位的发射机输出脉冲位置
第6位的发射机输出脉冲位置
位0的发射机输出脉冲位置
第1位的发射机输出脉冲位置
第2位的发射机输出脉冲位置
位3的发射器输出脉冲位置
4位发射机输出脉冲位置
第5位的发射机输出脉冲位置
第6位的发射机输出脉冲位置
FIN3385发射机时钟输出抖动
（周期到周期）
见图10
t
tPLLS
发送锁相环设置时间（注11 ）
f
=
40 MHZ
f
=
65兆赫
f
=
85兆赫
参见图12 ， （注10 ）
参见图9
a
=
1
fx7
参见图9
a
=
1
fx7
参见图9
a
=
1
fx7
0.25
a0.25
2a0.25
3a0.25
4a0.25
5a0.25
6a0.25
0.2
a0.2
2a0.2
3a0.2
4a0.2
5a0.2
6a0.2
0.2
a0.2
2a0.2
3a0.2
4a0.2
5a0.2
6a0.2
0
a
2a
3a
4a
5a
6a
0
a
2a
3a
4a
5a
6a
0
a
2a
3a
4a
5a
6a
350
210
110
0.25
a+0.25
2a+0.25
3a+0.25
4a+0.25
5a+0.25
6a+0.25
0.2
a+0.2
2a+0.2
3a+0.2
4a+0.2
5a+0.2
6a+0.2
0.2
a+0.2
2a+0.2
3a+0.2
4a+0.2
5a+0.2
6a+0.2
370
230
150
10.0
ms
ps
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
1.5
0.75
0.75
2.5
0
100
5.5
2.8
6.8
（10％至90％） ，如图5
参见图4
测试条件
民
11.76
0.35
0.35
1.0
典型值
T
0.5
0.5
最大
50.0
0.65
0.65
6.0
3.0
6.0
1.5
1.5
单位
ns
T
T
ns
ns
ns
ns
ns
ns
ns
ns
ns
LVDS发送器时序特性
见图3
参见图4 （F
=
85兆赫）
参见图7 ， （注9 ）
(T
A
=
25 ℃，并在V
CC
=
3.3V)
参见图6
发射机输出数据抖动（F
=
65兆赫）， （注10 ）
发射机输出数据抖动（F
=
85兆赫）， （注10 ）
注9 ：
所有发射器的输出保持在3 -状态，直到电源达到2V 。时钟和数据输出开始V后10ms的切换
CC
达到3V和
掉电引脚高于1.5V 。
注10 ：
此输出数据脉冲位置的工作原理为TTL逻辑电平以外的LVDS输出比特映射差别（参见图8 ） 。图9示出的歪斜
之间的第一个数据位和时钟输出。另外2位周期的延时，保证当MSB输出的变送器。
注11 ：
这种抖动规范是基于PLL具有周期到周期的输入抖动小于2ns一个参考时钟的假设。
www.fairchildsemi.com
4
FIN3385 FIN3383
图1.差分LVDS输出直流测试电路
AC加载和波形
注意：
在最坏的情况下测试图形生成数字电路的最大来回切换， LVDS I / O和LVTTL / CMOS I / O。根据不同的有效频闪边缘
发射机，所述TXCLKIN可以是上升沿或下降沿数据选通。
图2. “最坏情况”测试模式
图3. LVDS发送器输出负载和转换时间
图4.发射机设置/保持和高/低时报（上升沿频闪）
5
www.fairchildsemi.com
QQ：2881677436 复制
