点击查看该数据表
简体中国！
的μSerDes FIN324C - 24位超低功耗串行器/解串器支持单显示屏和双显示屏
2008年7月
FIN324C
24位超低功耗串行器/解串器
支持单显示屏和双显示屏
特点
超低工作功耗： 4毫安在5.44MHz
支持双显示器实现与RGB
或微控制器接口
无需外部时序参考
SPI模式支持
单设备作为一个串行或
解串器
直接支持摩托罗拉风格的R / W
微控制器接口
直接支持Intel风格的/ WE ， / RE
微控制器接口
15MHz的最大频闪频率
采用飞兆半导体专有的CTL串行I / O
技术
可提供BGA和MLP封装
宽并行电源电压范围： 1.60至3.0V
低功耗核心工作： V
DDS / A
= 2.5 3.0V
在整个对电压转换能力与无
外部元件
高ESD保护： >15kV IEC 61000
省电突发模式操作
描述
该FIN324C是一个24位串行器/解串器与
双选通输入。该装置可被配置为
通过主/从主设备或从设备选择
销（ M / S） 。这允许被用作相同的设备
无论是串行解串器或者，最大限度地减少组件
类型的系统。双选通输入允许
用单个实施双显示器系统的
对的μSerDes的。该FIN324C可容纳RGB ，
微控制器或SPI模式接口。读取和写入
交易数据与一个操作时，支承
微控制器接口用于一个或两个显示器。与
其他的SerDes解决方案，无需外部时序参考
所需的操作。
该FIN324C是专为超低功耗运行。
复位（ / RES ）和待机（ / STBY ）信号放
器件的超低功耗状态。在待机状态下，所述
从装置的输出端保持状态，从而使
系统从上次已知状态恢复运行。
该器件采用飞兆半导体专有的超低功耗，
低EMI电流传输逻辑 （ CTL ）技术。该
交易最小化之间的串行接口关闭
EMI在串行接口和节省功耗。 CMOS
并行输出缓冲器已实现与转换
速率控制调整为容性负载，并
最大限度地减少EMI。
相关应用笔记
有关更多信息，请访问：
http://www.fairchildsemi.com/userdes
AN- 5058的μSerDes 常见问题
AN- 5061的μSerDes 布局指南
AN- 6047 FIN324C复位和待机
应用
单路或双路十八分之十六位RGB手机显示屏
单路或双路十八分之十六位手机显示屏用
微控制器接口
在QVGA或者HVGA单或双移动显示
决议
2006仙童半导体公司
FIN324C版本1.1.2
www.fairchildsemi.com
的μSerDes FIN324C - 24位超低功耗串行器/解串器支持单显示屏和双显示屏
订购信息
订单
数
FIN324CMLX
FIN324CGFX
操作
温度
范围
-30至85 ℃的
-30至85 ℃的
包装说明
40终端模塑无铅封装（ MLP ） ，四，
JEDEC MO- 220的6mm广场
42球，超小型球栅阵列（ USS-
BGA ） ， JEDEC MO- 195 ， 3.5× 4.5毫米宽， 0.5毫米
球间距
生态状况
绿色
RoHS指令
填料
法
磁带&卷轴
磁带&卷轴
对于“绿色”生态地位飞兆半导体的定义，请访问：
http://www.fairchildsemi.com/company/green/rohs_green.html 。
典型应用图
液晶'A'
WE / PCLK
中正
WE / PCLK
数据/控制
基带/
微处理器
2
数据/控制
24
FIN324
DS
FIN324
24
WE / PCLK
液晶'B'
支持可选
seconda RY显示器
图1 。
典型应用图
2006仙童半导体公司
FIN324C版本1.1.2
www.fairchildsemi.com
2
的μSerDes FIN324C - 24位超低功耗串行器/解串器支持单显示屏和双显示屏
引脚德网络nitions
针
M / S
I / O类型
CMOS IN
＃引脚
1
信号说明
主/从控制输入：
主是联系在一起的处理器。从被绑定到显示器（S ） 。
M / S = 1主， M / S = 0 SLAVE
复位和掉电信号
/ RES = 0 ：复位和掉电所有的电路
/ RES = 1 ：设备启用
主备信号
/ STBY = 0：设备断电
/ STBY = 1 ：设备启用
从输出摆率控制
SLEW = 1 ：快速边沿速率
SLEW = 0 ：慢速边沿速率
并行/ SPI显示接口选择
PAR / SPI = 1 ：并行接口
使用STRB0和WCLK0 SPI接口： PAR / SPI = 0
主时钟源选择输入。
CKSEL = 1 ： STRB1和WCLK1活动
CKSEL = 0 ： STRB0和WCLK0活动
并行数据I / O 。
I / O方向由M / S引脚和R / W内部状态的控制。
DP [ 6 ] SPI模式SCLK信号引脚当PAR / SPI = 0 （仅从）
DP [ 7 ] SPI模式SDAT信号引脚当PAR / SPI = 0 （仅从）
并行数据I / O 。 I / O方向由M / S引脚控制
M / S = 1 ：输入
M / S = 0：输出
读/写控制输入或输出信号。
M / S = 1：输入
M / S = 0 ：输出
功能操作：
R / W = 1 ：阅读
R / W = 0 ：写
字锁存器或像素时钟输入。
字锁存器或像素时钟输出。
SPI模式信号引脚。
主SCLK输入与CNTL共享[5]时， M / S = 1和PARI / SPI = 0 。
主SDAT输入与CNTL共享[4]时， M / S = 1和PARI / SPI = 0 。
主/ CS输入与STRB0当M / S = 1和PAR / SPI = 0共享。
从机的SCLK输出带有DP [6]和CNTL共享[5] ，当M / S = 0和PAR / SPI = 0 。
从属SDAT输出带有DP [7]和CNTL共享[4]时， M / S = 0和PAR / SPI = 0 。
从属/ CS输出与WCLK0当M / S = 0和PAR / SPI = 0共享。
串行时钟差分信号
(1)
串行数据差分信号
(1)
电源为并行I / O和内部电路。
电源的串行I / O 。
电源为内部位时钟发生器。
接地引脚：
BGA - C1和D2 ; E3是唯一的供应商使用，必须接地。
MLP - 中心焊盘;引脚12是唯一的供应商使用，必须接地。
/ RES
CMOS IN
1
/ STBY
CMOS IN
1
SLEW
CMOS IN
1
PAR / SPI
CMOS IN
1
CKSEL
CMOS IN
1
DP [ 17 ：0]
CMOS I / O
18
CNTL [5：0 ]
CMOS I / O
6
读/写
CMOS I / O
1
STRB0
STRB1
WCLK0
WCLK1
CMOS IN
CMOS
OUT
2
2
SCLK
SDAT
/ CS
CMOS I / O
2
中正+
CKS-
DS +
DS-
VDDP
VDDS
VDDA
GND
迪FF erential
串行I / O
迪FF erential
串行I / O
供应
供应
供应
供应
2
2
1
1
1
1-3
注意：
1.串行I / O信号交换的奴隶使系统的痕迹并没有主从之间的交叉。
2006仙童半导体公司
FIN324C版本1.1.2
www.fairchildsemi.com
3
的μSerDes FIN324C - 24位超低功耗串行器/解串器支持单显示屏和双显示屏
引脚分配
39
CNTL [5]或SCLK
39
CNTL [5]或SCLK
38
CNTL [4]或SDAT
38
CNTL [4]或SDAT
37
CNTL[3]
36
CNTL[2]
35
CNTL[1]
34
CNTL[0]
37
CNTL[3]
36
CNTL[2]
35
CNTL[1]
34
CNTL[0]
33
WCLK0
32
WCLK1
33
STRB0
32
STRB1
31
DP[17]
CKSEL
中正+
CKS-
VDDS
VDDA
DS-
DS +
/ RES
PAR / SPI
M / S
1
2
3
4
5
6
7
8
9
10
12
13
14
15
16
17
18
19
20
11
30
DP[16]
29
DP[15]
28
DP[14]
27
DP[13]
26
DP[12]
25
VDDP
24
DP[11]
23
DP[10]
22
DP[9]
21
DP[8]
主
M/S=1
地垫
VDDP
DS +
DS-
VDDS
VDDA
CKS-
中正+
/ RES
PAR / SPI
M / S
31
DP[17]
30
DP[16]
29
DP[15]
28
DP[14]
27
DP[13]
26
DP[12]
25
VDDP
24
DP[11]
23
DP[10]
22
DP[9]
21
DP[8]
20
40
读/写
1
2
3
4
5
6
7
8
9
10
12
13
14
15
16
17
18
19
11
40
读/写
SLAVE
M/S=0
地垫
图2中。
MLP引脚分配（ 40引脚， 6x6mm的， 0.5毫米间距，顶视图）
42 FBGA封装
3.5毫米X 4.5毫米
（ 0.5毫米间距）
（ TOP VIEW ）
1
A
B
C
D
E
F
G
2
3
4
5
6
硕士（ M / S = 1 ）
1
A
B
C
D
E
F
G
读/写
CKSEL
GND
中正+
CKS-
DS-
DS +
2
CNTL[4]
或SDAT
CNTL[5]
或者SCLK
VDDP
GND
VDDS
VDDA
/ RES
3
CNTL[2]
CNTL[3]
CNTL[1]
M / S
GND
PAR / SPI
/ STBY
4
STROB0
STROB1
CNTL[0]
DP[11]
DP[2]
DP[0]
DP[1]
5
DP[17]
DP[15]
DP[13]
DP[9]
DP[7]
DP[4]
DP[3]
6
DP[16]
DP[14]
DP[12]
DP[10]
DP[8]
DP[6]
DP[5]
A
B
C
D
E
F
G
1
读/写
VDDP
GND
DS +
DS-
CKS-
中正+
2
CNTL[4]
或SDAT
CNTL[5]
或者SCLK
VDDP
GND
VDDS
VDDA
/ RES
SLEW
GND
DP[0]
DP[1]
DP[2]
DP[3]
DP[4]
DP[5]
SCLK或DP [ 6 ]
SDAT或DP [ 7 ]
/ STBY
GND
DP[0]
DP[1]
DP[2]
DP[3]
DP[4]
DP[5]
DP[6]
DP[7]
从机（M / S = 0 ）
3
CNTL[2]
CNTL[3]
CNTL[1]
M / S
GND
PAR / SPI
SLEW
4
WCLK0
WCLK1
CNTL[0]
DP[11]
DP[2]
DP[0]
DP[1]
5
DP[17]
DP[15]
DP[13]
DP[9]
DP的[7]或
SDAT
DP[4]
DP[3]
6
DP[16]
DP[14]
DP[12]
DP[10]
DP[8]
DP的[6]或
SCLK
DP[5]
网络连接gure 3 。
BGA引脚分配
2006仙童半导体公司
FIN324C版本1.1.2
www.fairchildsemi.com
4
的μSerDes FIN324C - 24位超低功耗串行器/解串器支持单显示屏和双显示屏
系统控制引脚
（M / S）主/从选择：
一个给定的设备可以是
配置为基础的主设备或从设备
在M / S引脚的状态。
表1.主/从
M / S
0
1
CON组fi guration
从模式
主模式
（ / RES ， / STBY ）复位和待机模式功能：
复位和待机模式的功能由下式确定
中/ RES和/ STBY信号为Master状态
装置和/ RES和内部备用检测信号
为从设备。的/ RES控制信号具有一个过滤器
即拒绝对/ RES虚假脉冲。
表4.复位和待机模式
/ RES
0
（ PAR / SPI ） SPI模式选择：
在PAR / SPI信号
配置STRB0 （ WCLK0 ）为SPI模式写操作。
STRB1 （ WCLK1 ）始终工作在并行模式。
控制信号CNTL [ 5 ： 0 ]全部通过SPI模式。在SPI
模式，则SCLK信号用来选通串行器。
SPI模式下只支持SPI写入。
表2.通道0 PAR / SPI配置
PAR
/ SPI
0
1
M / S = 1 MASTER
SPI模式
SDAT=CNTL[4]
SCLK=CNTL[5]
/CS=STRB0
并行模式
M / S = 0 SLAVE
SPI模式
SDAT = DP的[7] & CNTL [4]
SCLK = DP的[6] & CNTL [5]
/CS=WCLK0
并行模式
1
1
/ STBY
X
0
1
(2)
主
复位模式
待机
模式
操作
模式
SLAVE
复位模式
待机
(2)
模式
操作
模式
注意：
2.从器件置于待机模式通过
从主设备发送控制信号。
表5.复位和待机模式的国家
针
DP [ 17 ：0]
CNTL [5：0 ]
STRB [ 0 ： 1 ]
（ WCLK [0： 1]）
主
复位/待机
残
残
残
SLAVE
RESET
低
低
高
SLAVE
待机
最后一个数据
最后一个数据
高
（ CKSEL ）警示信号选择：
该CKSEL信号
只存在于主设备，并确定哪些
选通脉冲信号是有效的。活性的选通信号是
由CKSEL和PAR / SPI输入选择。
表3. PAR / SPI
PAR
/ SPI
0
0
1
1
CKSEL
0
1
0
1
主
频闪
来源
CNTL[5]
STRB1
STRB0
STRB1
从属闪光灯
来源
DP的[6] & CNTL [5]
WCLK1
WCLK0
WCLK1
（ SLEW ）摆控制：
摆控制只运行
在从模式时。这个信号改变边沿速率
， CNTL [5：0 ]中，R / W， WCLK1和WCLK0 ：在DP [0 17]的
信号来优化边缘速率为负载被驱动。
主读模式输出有“慢”的边缘速率。
SEE
交流解串器规格表“慢”和
“快”边缘速率。
表6.压摆率控制
/ STBY （ SLEW ）
0
1
从属M / S = 0
“慢”
“快”
2006仙童半导体公司
FIN324C版本1.1.2
www.fairchildsemi.com
5
的μSerDes FIN324C - 24位超低功耗串行解串器支持单显示屏和双显示屏
2007年3月
FIN324C
24位超低功耗串行解串器
支持单显示屏和双显示屏
特点
超低工作功耗： 4毫安在5.44MHz
支持双显示器实现与RGB
或微控制器接口
无需外部时序参考
SPI模式支持
单设备作为一个串行或
解串器
直接支持摩托罗拉
风格的R / W
微控制器接口
直接支持Intel
风格/ WE ， / RE
微控制器接口
15MHz的最大频闪频率
采用飞兆半导体专有的CTL串行I / O
技术
可提供BGA和MLP封装
宽并行电源电压范围： 1.60至3.0V
低功耗核心工作： V
DDS / A
= 2.5 3.0V
在整个对电压转换能力与无
外部元件
高ESD保护： >14.5kV HBM
省电突发模式操作
描述
该FIN324C是一个24位串行器/解串器与双
选通输入。该装置可被配置为主机
或者通过主/从机选择管脚从设备
（ M / S） 。这允许被用作相同的设备
无论是串行解串器或者，最大限度地减少组件
类型的系统。双选通输入允许
用单个实施双显示器系统的
对的μSerDes的。该FIN324C可容纳RGB ，
微控制器或SPI模式接口。读取和写入
交易数据与一个操作时，支承
摩托罗拉式的微控制器接口的一个或两个
显示器。不像其他的SerDes解决方案，无需外部
定时基准所需的操作。
该FIN324C是专为超低功耗运行。
复位（ / RES ）和待机（ / STBY ）信号放
器件的超低功耗状态。在待机状态下，所述
从装置的输出端保持状态，从而使
系统从上次已知状态恢复运行。
该器件采用飞兆半导体专有的超低功耗，
低EMI电流传输逻辑 （ CTL ）技术。该
交易最小化之间的串行接口关闭
电磁干扰的基本串行接口，并保护
力。 LV- CMOS并行输出缓冲器已
与压摆率控制，调节电容来实现
加载并最大限度地减少EMI。
序列化位时钟内部产生的
FIN324C 。最低位时钟频率总是
大到足以处理最大频闪频率。
应用
单路或双路十八分之十六位RGB手机显示屏
单路或双路十八分之十六位手机显示屏用
微控制器接口
在QVGA或者HVGA单或双移动显示
决议
相关应用笔记
AN- 5058的μSerDes 产品系列常见
问题
AN- 5061的μSerDes 布局指南
AN- 6047 FIN324C复位和待机
2006仙童半导体公司
FIN324C版本1.0.5
www.fairchildsemi.com
的μSerDes FIN324C - 24位超低功耗串行解串器支持单显示屏和双显示屏
订购信息
订单
数
FIN324CMLX
FIN324CGFX
操作
温度
封装无铅
范围
MLP040A
BGA42A
是的
是的
-30 ℃70℃
-30 ℃70℃
包装说明
40终端模塑无铅封装（ MLP ）
四， JEDEC MO- 220的6mm广场
42球，超小型球栅阵列（ USS-
BGA ） ， JEDEC MO- 195 ， 3.5× 4.5毫米宽，
焊球间距为0.5mm
包装方法
磁带&卷轴
磁带&卷轴
典型应用图
液晶'A'
WE / PCLK
中正
WE / PCLK
数据/控制
基带/
微处理器
2
数据/控制
24
FIN324
DS
FIN324
24
WE / PCLK
液晶'B'
支持可选
seconda RY显示器
图1 。
典型应用图
2006仙童半导体公司
FIN324C版本1.0.5
www.fairchildsemi.com
2
的μSerDes FIN324C - 24位超低功耗串行解串器支持单显示屏和双显示屏
引脚德网络nitions
针
I / O
TYPE
#
引脚
信号说明
芯片级控制信号
M / S
/ RES
IN
IN
1
1
LV- CMOS主/从控制输入：
M / S = 1主， M / S = 0 SLAVE
LV_CMOS RESET信号和功率下降信号
/ RES = 0 ：复位和掉电所有的电路
/ RES = 1 ：设备启用
LV- CMOS待机信号或输出压摆率信号：
M / S = 1： / STBY
M / S = 0： RSLEW
/ STBY = 0：设备断电
RSLEW = 1 ：快速边沿速率
RSLEW = 0 ：慢速边沿速率
LV- CMOS并行/ SPI显示接口
PAR / SPI
IN
1
告诉它的接口与副显示器的串行解串器与SPI接口
PAR / SPI = 1 ：并行接口
PAR / SPI = 0 ： SPI接口使用STRB0 （ WCLK0 ）
LV- CMOS输入：主时钟源选择输入。
CKSEL （H ）
IN
1
当M / S = 1： CKSEL （传入的串行数据流）
CKSEL = 1 ： STRB1 （ WCLK1 ）活动
CKSEL = 0 ： STRB0 （ WCLK0 ）活动
当M / S = 0 ：该引脚必须连接到VDDP 。
并行接口信号的主要功能（从站功能）
DP [ 17 ：0]
DP[6]({SCLK})
DP[7]({SDAT})
CNTL [5：0 ]
{SCLK}CNTL[5]
{SDAT}CNTL[4]
I / O
6
I / O
18
LV- CMOS数据I / O 。 I / O方向由M / S引脚和读/写控制
内部状态。
DP [ 6 ] SPI模式SCLK信号引脚当PAR / SPI = 0 （仅从）
DP [ 7 ] SPI模式SDAT信号引脚当PAR / SPI = 0 （仅从）
LV- CMOS数据I / O 。 I / O方向由M / S引脚控制
M / S = 1 ：输入
M / S = 0：输出
在SPI模式下， CNTL [5]是SCLK ; CNTL [4]是SDAT主从
LV- CMOS数据I / O 。 I / O方向由M / S引脚控制。
M / S = 1：输入
M / S = 0 ：输出
功能操作：
R / W = 1 ：阅读
R / W = 0 ：写
LV- CMOS数据I / O 。功能由M / S引脚控制。
M / S = 1： STRB0输入
M / S = 0： WCLK0输出
LV- CMOS数据I / O 。功能由M / S引脚控制。
M / S = 1： STRB1输入
M / S = 0： WCLK1输出
/ STBY （ SLEW ）
IN
1
读/写
I / O
1
STRB0(WCLK0)
I / O
1
STRB1(WCLK1)
I / O
1
2006仙童半导体公司
FIN324C版本1.0.5
www.fairchildsemi.com
3
的μSerDes FIN324C - 24位超低功耗串行解串器支持单显示屏和双显示屏
串行I / O信号正常功能
中正+ （ DS + ）
CKS- （ DS- ）
DS + （CKS + ）
DS- （ CKS- ）
信号提供
VDDP
VDDS
VDDA
GND
供应
供应
供应
供应
1
1
1
2
电源为并行I / O和内部电路。
电源的串行I / O 。
电源为内部位时钟发生器。
接地引脚：
BGA - C1 ，D2， E3 ;
MLP - 中心焊盘， 12
差异
串行
I / O
差异
串行
I / O
2
双向串行I / O
中正+ / CKS-当M / S = 1
DS + / DS-当M / S = 0
双向串行I / O
DS + / DS-当M / S = 1时
中正+ / CKS-当M / S = 0
2
注意事项：
当作为从设备操作1. （ ）指示引脚的操作。 { }表示SPI模式的功能。 （ { } ）从站
模式和SPI模式下的功能，除非另有说明。
2.串行I / O信号交换的奴隶使系统的痕迹并没有主从之间的交叉。
2006仙童半导体公司
FIN324C版本1.0.5
www.fairchildsemi.com
4
的μSerDes FIN324C - 24位超低功耗串行解串器支持单显示屏和双显示屏
引脚分配
42 FBGA封装
3.5毫米X 4.5毫米
（ 0.5毫米间距）
（ TOP VIEW ）
1
A
B
C
D
E
F
G
2
3
4
5
6
A
B
C
D
E
F
G
1
读/写
CKSEL
(H)
GND
中正+
（ DS + ）
CKS-
（ DS- ）
DS-
（ CKS- ）
DS +
（CKS + ）
2
{ } SDAT
CNTL[4]
→ SCLK ↑
CNTL[5]
VDDP
GND
VDDS
VDDA
/ RES
引脚分配
3
CNTL[2]
CNTL[3]
CNTL[1]
M / S
GND
PAR / SPI
/ STBY
（ SLEW ）
4
STRB0
(WCLK0)
STRB1
(WCLK1)
CNTL[0]
DP[11]
DP[2]
DP[0]
DP[1]
5
DP[17]
DP[15]
DP[13]
DP[9]
DP[7]
（ { } SDAT ）
DP[4]
DP[3]
6
DP[16]
DP[14]
DP[12]
DP[10]
DP[8]
DP[6]
（ { } SCLK ）
DP[5]
图2中。
BGA引脚分配
33
STRB0(WCLK0)
32
STRB1(WCLK1)
38
{SDAT}CNTL[4]
39
{SCLK}CNTL[5]
37
CNTL[3]
36
CNTL[2]
35
CNTL[1]
34
CNTL[0]
CKSEL （H ）
中正+ （ DS + ）
CKS- （ DS- ）
VDDS
VDDA
DS- （ CKS- ）
DS + （CKS + ）
/ RES
PAR / SPI
M / S
31
DP[17]
30
DP[16]
29
DP[15]
28
DP[14]
27
DP[13]
26
DP[12]
25
VDDP
24
DP[11]
23
DP[10]
22
DP[9]
21
DP[8]
1
2
3
4
5
6
7
8
9
10
40
读/写
地垫
12
13
14
15
16
17
18
19
网络连接gure 3 。
MLP引脚分配（ 40引脚， 6x6mm的， 0.5毫米间距，顶视图）
2006仙童半导体公司
FIN324C版本1.0.5
/ STBY （ SLEW ）
GND
DP[0]
DP[1]
DP[2]
DP[3]
DP[4]
DP[5]
DP[6]{SCLK}
DP[7]{SDAT}
20
11
www.fairchildsemi.com
5
AN-6047
应用说明
调试系统
下面是如果解串器没有响应的关键点。
问题：
解串器没有响应，所有输出
包括WCLK低。
解决方案：
解串器的复位引脚不高。过渡
解串器的复位引脚为高电平状态。
问题：
解串器没有响应;在WCLK输出
保持高电平，而没有对串行的STBY输入。
解决方案：
解串器未完全启用。
确认复位引脚为高电平两个串行
与解串器。
探讨所有四个CTL线中的解串器和
确认CTL线变为低电平时，
STBY引脚置为高电平。使用高阻抗探头
低于1pF的负载电容。
探头的低点后的CTL行启动脉冲之一;
电压电平转换的电压偏移600-
为800mV 。如果电压偏移返回到导轨上，所述
解串器没有启用。如果CTL电压偏置
等于600-800mV和WCLK输出是不
上待机的输入转换，有一个不同
问题。在这种情况下，解串器被启用;请
验证控制引脚的所有连接和状态。
回顾与解串器的复位引脚的时序
过渡HIGH和待机引脚过渡
HIGH串行的。飞兆半导体建议使用20μS
两者之间的延迟。
注意：
在测量任何CTL行，请使用高
阻抗探头（ <1pF ） 。低阻抗探头滚
边缘和诱导歪斜到的CTL 。
资源
对于此处没有提及的问题，请访问飞兆半导体的网站
http://www.fairchildsemi.com/products/interface/userdes.html
or
通过电子邮件联系飞兆半导体
interface@fairchildsemi.com 。
是仙童半导体公司的商标。
放弃
飞兆半导体公司保留随时更改，恕不另行通知任何产品的权利
此处为了提高可靠性，功能或设计。 FAIRCHILD不承担OUT的任何责任
应用或使用任何产品和电路本文描述的;它也没有传达任何许可在其
专利权，也没有他人的权利。
生命支持政策
飞兆半导体的产品不得用于生命支持设备或系统的关键组件
未经明确的书面许可，飞兆半导体公司主席。
如本文所用：
1.
生命支持设备或系统的设备或系统
其中， （ a）打算通过外科手术移植到体内，或
（二）支持或维持生命，或（c ）其不履行
如果使用得当按照使用说明
提供的标签，可以合理预期
造成显著伤害到用户。
3
2.
关键部件是在生命支持任何组件
设备或系统，其未能履行可
合理预期造成的生命支持故障
装置或系统，或影响其安全性或有效性。
2006仙童半导体公司
修订版1.0.3 07年8月22日
www.fairchildsemi.com
QQ：2880707522 复制
