FIN1531 5V LVDS 4位高速差分驱动器
2001年8月
修订后的2001年8月
FIN1531
5V LVDS 4位高速差分驱动器
概述
这款四驱动器是专为高速互连
采用低电压差分信号（ LVDS ）技
术。该驱动程序转换5V TTL / CMOS信号电平
LVDS电平与350的典型差分输出摆幅
毫伏提供低EMI的超低功耗
即使在高频率下。该器件非常适合高
时钟和数据的高速传输。
该FIN1531可以与它的同伴接收器配对，
该FIN1532 ，或与任何其他仙童LVDS接收器。
特点
s
比400Mbs数据速率更高
s
5V电源操作
s
400PS的最大差分脉冲偏斜
s
2.0ns最大传播延迟
s
低功耗
s
断电保护
s
符合或超过TIA / EIA- 644 LVDS标准
s
引脚具有同等RS - 422兼容
PECL设备
s
16引脚SOIC和TSSOP封装节省空间
订购代码：
订单号
FIN1531M
FIN1531MTC
包装数
M16A
MTC16
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150 ＆ QUOT ;窄
16引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
功能表
输入
EN
H
H
H
X
X
X
L
H
=
高逻辑电平
X
=
不在乎
接线图
输出
D
IN
H
L
开放
H
L
开放
X
D
OUT +
H
L
L
H
L
L
Z
D
OUT-
L
H
H
L
H
H
Z
EN
X
X
X
L
L
L
H
L
=
低逻辑电平
Z
=
高阻抗
引脚说明
引脚名称
D
IN1
, D
IN2
, D
IN3
, D
IN4
描述
5V TTL / CMOS数据输入
D
OUT1+
, D
OUT2
+
, D
OUT3+
, D
OUT4+
非反相LVDS输出
D
OUT1
, D
OUT2
, D
OUT3
, D
OUT4
反相LVDS输出
EN
EN
V
CC
GND
驱动使能引脚
反相驱动使能引脚
电源
地
2001仙童半导体公司
DS500505
www.fairchildsemi.com
FIN1531
AC电气特性
在电源电压和工作温度范围，除非另有说明
符号
t
PLHD
t
PHLD
t
TLHD
t
THLD
t
SK （p）的
t
SK （ LH ）
,
t
SK（ HL）。
t
SK （PP）的
f
最大
t
ZHD
t
零排放
t
HZD
t
LZD
参数
差分传输延迟
低到高
差分传输延迟
HIGH到LOW
差动输出下降时间（80％ 20％）
脉冲偏斜|吨
PLH
- t
PHL
|
通道至通道偏移
（注4 ）
部分到部分偏移（注5 ）
最大频率（注6 ）
LVTTL输出使能时间从Z到高R
L
=
100, C
L
=
10 pF的，
LVTTL输出使能时间从Z到低见图4和图5 （注7 ）
LVTTL输出禁止时间从高到Z
LVTTL输出禁止时间从低到Z
200
250
5.0
5.0
5.0
5.0
R
L
=
100
,
C
L
=
10 pF的，
差动输出上升时间（20％ 80 ％） ，如图2和图3 （注7）
测试条件
民
典型值
（注3）
0.5
0.5
0.6
0.6
1.4
1.4
0.8
0.8
2.0
2.0
1.2
1.2
0.4
0.3
1.0
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注3 ：
所有典型值是在T
A
=
25 ℃，并在V
CC
=
5V.
注4 ：
t
SK （ LH ）
, t
SK（ HL）。
是一个单一的设备的特定输出时的输出具有相同的负载，并且开关在相同的方向之间的偏差
化。
注5 ：
t
SK （PP）的
是在两个设备交换的任何特定终端之间的传播延迟时间的差异，在相同的方向上的大小
（无论是低到高或高到低）时，这两个设备具有相同的电源电压，相同温度下操作，并且具有相同的测试电路。
注6 ：
f
最大
标准：输入吨
R
=
t
F
＆ LT ;
1毫微秒， 0 3V ，占空比为50％ ;输出电压V
OD
＆ GT ;
250毫伏， 45 ％ 55 ％占空比;所有输出通道切换的阶段。
注7 ：
在图2和图4所示的测试电路的测试装置和DUT负载的简化表示。
3
www.fairchildsemi.com
FIN1531
物理尺寸
英寸（毫米），除非另有说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150 ＆ QUOT ;窄
包装数M16A
5
www.fairchildsemi.com
QQ：2880707522 复制
