FIN1108 LVDS 8端口高速转发
2002年3月
修订后的2002年3月
FIN1108
LVDS 8端口高速转发
概述
这8端口中继器是专为高速在互连
采用低电压差分信号（ LVDS ） nects
技术。该FIN1108能够接受和输出LVDS电平
以330 mV的典型差分输出摆幅其中亲
国际志愿组织低EMI的，即使在高超低功耗
频率。该FIN1108提供了一个V
BB
交流参考
耦合的输入。另外FIN1108可以直接
接受LVPECL ，HSTL和SSTL - 2的翻译
LVDS 。
特点
I
大于800 Mbps的数据速率
I
3.3V电源工作
I
3.5 ps的最大随机抖动和135 ps的最大
确定性抖动
I
宽轨到轨共模范围
I
LVDS接收器输入接受LVPECL ，HSTL和
SSTL - 2直接
I
超低功耗
I
20 ps的典型通道至通道偏移
I
断电保护
I
＆ GT ;
7.5 kV的HBM ESD保护
I
符合或超过TIA / EIA- 644 -A标准的LVDS
I
提供节省空间的48引脚TSSOP封装
I
开路故障安全保护
I
V
BB
参考输出
订购代码：
订单号
FIN1108MTD
包装数
MTD48
包装说明
48引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 6.1毫米宽
在磁带和卷轴可用的设备也。通过附加后缀字母“X”的订货代码指定。
2002仙童半导体公司
DS500655
www.fairchildsemi.com
FIN1108
AC电气特性
在电源电压和工作温度范围，除非另有说明
符号
t
PLHD
t
PHLD
t
TLHD
t
THLD
t
SK （p）的
t
SK （ LH ）
,
t
SK（ HL）。
t
SK （PP）的
f
最大
t
PZHD
t
PZLD
t
PHZD
t
PLZD
t
DJ
t
RJ
参数
差分输出传输延迟
低到高
差分输出传输延迟
HIGH到LOW
差动输出下降时间（80％ 20％）
脉冲偏斜|吨
PLH
- t
PHL
|
通道至通道偏移
（注4 ）
部分到部分偏移（注5 ）
最大频率（注6 ） （注7 ）
差分输出使能时间
从Z到HIGH
差分输出使能时间
从Z到低
差分输出禁止时间
从高到Z
差分输出禁止时间
从低到Z
LVDS数据抖动，
确定
LVDS时钟抖动，
随机（ RMS ）
V
ID
=
300毫伏， PRBS
=
2
23
- 1,
V
IC
=
1.2V ，在800 Mbps的
V
ID
=
300毫伏，
V
IC
=
1.2V在400MHz
R
L
=
100
,
C
L
=
5 pF的，
参见图2和图3中
400
>630
3
3.1
2.2
2.5
80
1.9
5
5
5
5
135
3.5
R
L
=
100
,
C
L
=
5 pF的，
V
IC
=
V
ID
/ 2到V
CC
(V
ID
/2),
占空比
=
50%,
参见图1和图1
差动输出上升时间（20 ％80％ ）V
ID
=
200 mV至450 mV时，
测试条件
民
典型值
（注3）
0.75
0.75
0.29
0.29
1.1
1.1
0.4
0.4
0.02
0.02
0.02
1.75
1.75
0.58
0.58
0.2
0.15
0.5
最大
单位
ns
ns
ns
ns
ns
ns
ns
兆赫
ns
ns
ns
ns
ps
ps
注3 ：
所有典型值是在T
A
=
25 ℃，并在V
CC
=
3.3V.
注4 ：
t
SK （ LH ）
, t
SK（ HL）。
是一个单一的设备的特定输出时的输出具有相同的负载，并且开关在相同的方向之间的偏差
化。
注5 ：
t
SK （PP）的
是在两个设备交换的任何特定终端之间的传播延迟时间的差异，在相同的方向上的大小
（无论是低到高或高到低）时，这两个设备具有相同的电源电压，相同温度下操作，并且具有相同的测试电路。
注6 ：
通过标准的最大频率是输出电压V
OD
＆ GT ;
250毫伏，而占空比是比45％ / 55 ％，与所有信道的切换。
注7 ：
输出负载只有输电线路的环境;
L
is
＆ LT ;
杂散测试夹具电容1 pF的。
图1.差分接收器电压定义
注答：所有的LVDS输入脉冲频率有
=
10兆赫，T
R
或T
F
＆ LT ; =
0.5纳秒
注B：C
L
包括所有探测和夹具电容
图3.差分驱动器传播延迟
和过渡时间测试电路
图2.差分驱动器DC测试电路
www.fairchildsemi.com
4
QQ：2881677436 复制
