飞利浦半导体
产品speci fi cation
9位BTL 3.3V锁存/注册/直通
FUTUREBUS +收发器
FBL2031
特点
锁存，注册或直通任一A到B或B到A的路径
驱动重负载背板与等效负载
阻抗降低到10Ω 。
在B口高驱动100毫安BTL集电极开路驱动器
允许入射波开关在重负载背板总线
BTL降低电压摆幅产生更少的噪音，并降低
耗电量
无毛刺上电/断电操作
我低
CC
当前
严格的输出歪斜
支持实时插入
提供引脚可选的JTAG边界扫描功能
塑料四方扁平封装的高密度封装
上的端口5V兼容的I / O
描述
该FBL2031是一个9位锁存/注册收发器具有一个
锁存，注册或pass-thru模式无论是在A到B或B到-A
方向。
该FBL2031的目的是提供电气接口到一个高
性能线或公交车。
内置高精度带隙基准源提供准确的接收器
阈值和提高抗干扰
兼容IEEE FUTUREBUS +或专有BTL背板
每个BTL驱动器都有一个专用总线GND信号返回
控制输出斜坡和多个GND引脚尽量减少地面
BOUNCE
快速参考数据
符号
t
PLH
t
PHL
t
PLH
t
PHL
C
O
I
OL
I
CC
传播延迟
一到Bn
传播延迟
亿到一
输出电容（ B0 - 只BN）
输出电流（ B0 - 只BN）
拉各斯英国国民（输出低或高）
电源电流
亿至A在（输出低电平）
亿至A在（输出高）
参数
典型
2.7
4.4
4.2
6
100
11
22
18
mA
单位
ns
ns
pF
mA
订购信息
包
52引脚塑料四方扁平封装（ PQFP ）
V
CC
= 3.3V ± 10％ ;牛逼
AMB
= -40 ° C至+ 85°C
FBL2031BB
DWG NO 。
SOT379-1
2000年04月18
2
853-2118 23499
飞利浦半导体
产品speci fi cation
9位BTL 3.3V锁存/注册/直通
FUTUREBUS +收发器
FBL2031
引脚配置
TMS （选项）
TCK （选项）
逻辑GND
BUS GND
BIAS V
OEB0
OEB1
VCC
OEA
VCC
A1
A0
52 51 50 49 48 47 46 45 44 43 42 41 40
逻辑GND
A2
逻辑GND
A3
逻辑GND
A4
逻辑GND
A5
逻辑GND
A6
逻辑GND
A7
逻辑GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14 15
A8
SEL1
16 17 18 19 20 21 22 23 24 25 26
TDI （选项）
TDO （选项）
BUS GND
BG GND
BG VCC
SEL0
LCBA
LCAB
VCC
B8
B7
39
38
37
36
BUS GND
B1
BUS GND
B2
BUS GND
B3
BUS GND
B4
BUS GND
B5
BUS GND
B6
BUS GND
9位锁存/注册收发器
FBL2031
B0
35
34
33
32
31
30
29
28
27
52引脚PQFP
SG00087
引脚说明
符号
A0 – A8
B0 – B8
OEB0
OEB1
OEA
BUS GND
逻辑GND
V
CC
BIAS V
BG V
CC
BG GND
SEL0
SEL1
LCAB
LCBA
TMS
TCK
TDI
TDO
引脚数
50, 52, 2, 4, 6, 8, 10, 12, 14
40, 38, 36, 34, 32,
30, 28, 26, 24
46
45
47
25, 27, 29, 31, 33,
35, 37, 39, 41
51, 1, 3, 5, 7, 9, 11, 13
23, 43, 49
48
17
19
20
15
18
16
42
44
22
21
TYPE
I / O
I / O
输入
输入
输入
GND
GND
动力
动力
动力
GND
输入
输入
输入
输入
输入
输入
输入
产量
名称和功能
BiCMOS工艺数据输入/三态输出（ TTL ）
数据输入/集电极开路输出，大电流驱动器（ BTL ）
使B输出高的时候
使B输出低电平时
允许A输出高电平时
母线接地（ 0V ）
逻辑地（ 0V ）
正电源电压
直播插入预偏置引脚
带隙的阈值电压基准
带隙的阈值电压的参考地
模式选择
模式选择
A到B的时钟/锁存使能（透明锁存器时低）
B到A的时钟/锁存使能（透明锁存器低时）
测试模式选择（可选，如果不执行，则没有连接）
测试时钟（可选，如果不执行，则没有连接）
测试数据（可选，如果不执行，则没有连接）
测试数据输出（可选，如果不执行，则缩短到TDI ）
2000年04月18
3
飞利浦半导体
产品speci fi cation
9位BTL 3.3V锁存/注册/直通
FUTUREBUS +收发器
FBL2031
描述
在TTL电平侧（A口）有一个通用I / O 。通用I / O，
开集B端口工作在BTL信号电平。逻辑
元件为在每个方向上的数据流是由两个模式控制
选择输入（ SEL0和SEL1 ） 。 A“ 00”配置在两个锁存器
方向。 A“ 10 ”直通配置双向模式。 A“ 01”
配置在两个方向寄存器模式。 A“ 11 ”提供配置
在A到B的方向寄存器模式和B-到-A锁存模式
方向。
当在缓冲模式配置中，输入数据的逆
出现在输出端口。在寄存器方式中，数据被存储在
合适的时钟输入的上升沿（ LCAB或LCBA ） 。在
锁存模式，时钟引脚作为透明低锁存使能。
无论采用何种模式，数据反相从输入到输出。
三态端口是通过产生一个高电平OEA激活。该
B口有两个输出使能， OEB0和OEB1 。只有当OEB0
是高和OEB1是低使能输出端。
当任一OEB0低或OEB1为高， B端口处于非活动状态
并且被拉到上拉电压的电平。新的数据可以是
在登记册和锁定模式，也可以保留，
相关的输出处于三态（A口）还是非活动状态（ B端口） 。
而B端口驱动程序是低电容开路集电极与
控制和坡道的设计下沉100mA电流。精密带
在B口隙基准电压源保证很好的噪声容限用
限制了切换阈值，以中心在1.55V的狭窄区域。
而B端口接口“背板收发器逻辑” （见
IEEE 1194.1标准的BTL ） 。 BTL具有低功耗
通过降低电压摆幅（ 1V PP ， 1V和2V之间）和
通过将内部串联二极管上的减少电容性负载
驱动程序。 BTL还提供入射波开关，一个必要条件
高性能的背板。
设置在BTL输出，以进一步降低输出夹钳
开关噪声。在“V
OH
“钳减少电感振铃效应
在一个低到高的转变。在“V
OH
“夹始终处于活动状态。
其他钳， “困反思”钳，夹出振铃
下面的BTL 0.5V V
OL
的水平。该夹具保持活跃
经过高到低的转换大约为100ns 。
为了支持带电插拔， OEB0是电源期间举行开/关低
周期，以确保glitch-免费的B端口驱动程序。适当的偏压B端口
在现场插入驱动程序是由BIAS V引脚在提供时
3.3V电平，而V
CC
为低。偏压V引脚是低电流输入
这将反向偏置的BTL驱动器系列肖特基二极管，并
还偏置B端口输出引脚和1.62V之间的电压
2.1V 。这种偏见功能符合IEEE标准的BTL
1194.1 。如果带电插入并不是必需的，偏置V引脚应
被捆绑到一个V
CC
引脚。
逻辑GND和总线GND引脚被隔离在里面
包，以尽量减少BTL和TTL之间的噪声耦合
两侧。这些引脚应该连接到外部的一个共同点
封装。
每个BTL驱动器具有相关联的总线GND引脚充当
信号回路和这些总线GND引脚内部隔离
彼此分开。在一个接地回路的故障，一个“硬”信号的情况下
发生故障时，代替其可以是图案相关错误
罕见且无法排除故障。
对于任何高功率器件，散热的考虑是至关重要的。它
建议在气流（ 300Ifpm ）和/或热的安装是
用来确保正确的结温。
封装热特性
参数
θJA
θJA
θJC
静止的空气中
每分钟的空气流量300线性英尺
热地安装在一侧到散热器
条件
52 - pin塑料QFP
80°C/W
58°C/W
20°C/W
2000年04月18
4
QQ：2881677436 复制
