F81485
F81485数据表修订历史记录
VERSION
V0.10P
V0.12P
日期
2011/12
2012/01
页面
-
-
修订历史
初步
制造澄清和更正
更新顶级标记规格
更新差分输入阈值规格。
请注意，所有数据和规格如有变更，恕不另行通知。产品所有的商标
而在数据表中提及的公司属于其各自所有者。
生命支持应用
这些产品并非设计用于生命支持设备，设备或系统中使用，其中的故障
这些产品可合理预期会导致人身伤害。使用或销售这些产品的客户
在这些应用中使用这样做在自己的风险，并同意完全赔偿了Fintek的造成的任何损坏
从这样的不当使用或销售。
一月，2012
V0.11P
F81485
目录
1
2
3
4
5
6
7
8
9
概述................................................................................................................................................. 4
特征List.............................................................................................................................................................. 4
引脚配置.....................................................................................................................................................五
引脚说明........................................................................................................................................................五
电气特性要求.......................................................................................................................... 7
订购信息............................................................................................................................................. 10
上面标记规格..................................................................................................................................... 10
包装规格。 ...................................................................................................................................................... 11
应用电路.................................................................................................................................................. 12
一月，2012
V0.11P
F81485
1
概述
该F81485是CMOS设计，具有5 V单电源供电的特性，以及低功耗差动
适用于多点数据传输EIA标准RS485和RS422总线/线路收发器
应用程序。扩展的共模范围为
7
V至+12 V这两个驱动器和接收器
可以独立地被激活。驱动器和接收功能的三态输出，与司机
输出保持在整个共模范围高阻抗。权力过大
造成总线争用或故障消散，防止由热关断电路，
强制驱动器输出进入高阻抗状态。接收器包含一个故障安全功能
结果在逻辑高输出状态，如果输入是未连接的（浮动） 。最多32个收发器
是同时连接在总线上，但只有一个驱动程序应当在任何时间被激活。该
F81485拥有极快的开关速度。最小驱动器传播延迟允许
在数据速率高达5 Mbps的传输，而低偏斜降低EMI干扰。所有的输入和
输出含有防静电;所有驱动器输出采用高源和吸收电流
能力。外延层是用于防止闩锁。
2
功能列表
单5V电源
符合EIA RS- 485标准
高速，低功耗的BiCMOS
-7V至12V总线共模范围许可证
±7V
在总线上的设备之间的接地区别
ESD
±8KV
联系
热关断保护
驾驶员保持高阻抗三态或关闭电源
为70mV典型输入迟滞
驱动器传播延迟： 10 ns典型
接收器传播延迟： 15 ns典型
高阻抗输出与电源关闭
引脚兼容于ADM485 ， SP485
8引脚SOP封装
4
一月，2012
V0.11P
F81485
3
引脚配置
F81485
RO
RE
DE
DI
1
2
3
4
D
R
8
7
6
5
VCC
B
A
GND
4
IN
t
O
4
P
引脚说明
- TTL电平输入引脚。
- 输出引脚具有4mA的驱动程序。
- 电源。
4.1 。电源引脚
针
5
8
引脚名称
GND
VCC
TYPE
P
P
描述
GND 。
4.75V< VCC < 5.25V电源电压输入。
4.2 。收发器
针
1
2
引脚名称
RO
RE ＃
TYPE
O
4
IN
t
描述
接收器输出。当使能（ RE＃为低） ，那么如果
200 mV的> B， RO为高。
200 mV的< B， RO低。
低电平有效接收器输出使能引脚。
低水平使接收器输出， RO 。
高水平其放置在高阻抗状态。
有源高驱动输出使能。
高水平使驱动器差分输出， A和
B.该芯片将用作线路驱动器。
一个低电平将其置于高阻抗状态。
芯片
将用作一个线路接收器。
3
DE
IN
t
5
一月，2012
V0.11P
QQ：2880707522 复制
