v3.0
的eX系列FPGA
乐二体中E D GE P呃F R M A N CE
240 MHz的系统性能
3.9ns时钟到输出（垫到PAD ）
350 MHz内部性能
SP ê CI F I C A T ON的I
- 个别输出摆率控制
2.5V ，3.3V和5.0V混合电压运行和5.0V
输入容限和5.0V驱动强度
软件设计支持与Actel设计师系列和
自由人工具
高达100 ％，资源利用率100％引脚锁定
确定性时间
独特的，系统的诊断和检验能力
与硅探险家型II
边界扫描测试中符合IEEE标准
1149.1 （JTAG）
安全编程技术可以防止反向
工程与设计盗窃罪
摹嗯嗯人D E SC R I P T I上
3000 12000可用系统门
多达512个最大的触发器（使用CC宏）
0.22
CMOS工艺技术
高达132用户可编程I / O引脚
铁一吨UR ES
高性能，低功耗FPGA反熔丝
LP /睡眠模式进一步节省功耗
先进的小尺寸封装
热插拔兼容的I / O
单芯片解决方案
非易失
住在开机
所需的功率，向上/向下友好（序列号为
电源电压）
可配置的弱电阻上拉或下拉的
在上电期间三态输出
自P ，R 0杜克拉镨 F I L E
设备
容量
系统门
典型的盖茨
寄存器单元（专用触发器）
组合单元
最大用户I / O
速度等级
温度等级
包
（按引脚数）
TQFP
CSP
所述的eX系列FPGA是用于低功耗的低成本的解决方案，
高性能设计。固有的低功率
反熔丝技术，再加上属性
额外的低静态功耗模式，使这些器件非常
对于功耗敏感的应用。制作用
先进的0.22
CMOS反熔丝技术，这些器件
实现高性能，无功率损失
.
eX64
3,000
2,000
64
128
84
-F ，标准， -P
C，我
64, 100
49, 128
eX128
6,000
4,000
128
256
100
-F ，标准， -P
C，我
64, 100
49, 128
eX256
12,000
8,000
256
512
132
-F ，标准， -P
C，我
100
128, 180
D E CE M B è R 2 0 0 1
1
2001 Actel公司
X F A M IL和Y F P GA s
D E R I N G - 我nf间 R M一T I O 4 N
eX128
–P
TQ
100
应用程序（温度范围）
空白=商业（ 0到+ 70 ° C）
I =工业级（-40℃至+ 85°C ）
PP =生产前
封装引脚数
套餐类型
TQ =薄（ 1.4毫米）四方扁平封装
CS =晶片级封装（ 0.8mm间距）
速度等级
空白=标准速度
-P =约30 ％，比标准快
-F =约40 ％，比标准慢
产品型号
eX64 =
EX128 =
eX256 =
64专用触发器（ 3000个系统门）
128专用触发器（ 6000个系统门）
256专用触发器（12,000个系统门）
PR OD UC吨P L A N
速度等级
–F
eX64设备
64引脚薄型四方扁平封装（ TQFP ）
100引脚薄型四方扁平封装（ TQFP ）
49引脚芯片级封装（ CSP ）
128引脚芯片级封装（ CSP ）
EX128设备
64引脚薄型四方扁平封装（ TQFP ）
100引脚薄型四方扁平封装（ TQFP ）
49引脚芯片级封装（ CSP ）
128引脚芯片级封装（ CSP ）
eX256设备
100引脚薄型四方扁平封装（ TQFP ）
128引脚芯片级封装（ CSP ）
180引脚芯片级封装（ CSP ）
请联系您的爱特销售代表对产品的可用性。
速度等级： -P =约。比标准快30 ％
可用性：
=
-F =约比标准慢40 ％
可用的
应用范围：
性病
–P
应用
C
I
C =商用
I =工业
只有标准速度等级
PL A S T I C D E六，权证再这样你们 CE s
用户I / O （包括时钟缓冲器）
设备
eX64
eX128
eX256
包装说明：
TQFP 64引脚
41
46
TQFP 100引脚
56
70
CSP 49引脚
36
36
CSP 128引脚
84
100
100
CSP 180引脚
—
—
132
—
81
—
TQFP =薄型四方扁平封装， CSP =芯片级封装
2
v3.0
X F A M IL和Y F P GA s
的eX F是I L y一个R C喜T E （C T） UR ê
在EX系列架构采用了“海-的模块”
结构，其中所述装置的整个地板上覆盖
同的逻辑模块，几乎没有芯片面积的网格丢失
互连元件或路由。互连
这些逻辑模块之间使用实现Actel的
PATENTED
金属对金属
可编程
反熔丝
互连元件。 Actel公司的前家庭提供了两种类型
的逻辑模块，所述寄存器单元（R单元）和
组合电池（ C-电池） 。
在R-单元包含一个触发器具有异步清零，
异步预置和时钟使能（使用S0和S1
线）的控制信号（图
1).
的R单元的寄存器
配备一个可编程时钟极性选择
寄存器由寄存器基础。这提供了额外的灵活性
同时允许合成的功能映射到前
FPGA 。的时钟源的R细胞可以选自
无论是硬接线时钟或传送时钟。
在C-细胞实现的范围内组合函数
多达5个输入（图
2).
数据库的输入和它的包容性
相关的变频器功能极大地提高了
的组合功能的数字，可以是
在单个模块中从800选择在实施
以前的架构， 4000多名在EX
体系结构。
M O对 ULE R G A N I Z的T IO
Actel已安排所有的C -细胞和R-逻辑单元到模块
水平的银行称为集群。防爆器件包含
一种类型的集群，其中包含两个C细胞和一种
R-细胞。
为了提高设计效率和设备性能，爱特
进一步组织这些模块成为超星系团
（图
3第4页） 。
防爆装置包含一个类型的
超团，这是一种类型的双宽分组
集群。
S0
ROUTED
数据输入S1
PSET
的DirectConnect
输入
D
Q
Y
HCLK
CLKA ，
CLKB ，
内部逻辑
中正
CKP
CLR
图1 -
R-细胞
D0
D1
Y
D2
D3
Sa
Sb
DB
A0
B0
A1
B1
图2 -
C-细胞
v3.0
3
X F A M IL和Y F P GA s
柔TI NG RES我们的国际消费电子展
集群和超星系团可通过连接
使用两个创新本地路由资源被称为
快速连接和的DirectConnect ，这使极
模块内的快速和可预测的互连
集群和超星系团（图
4).
这种路由
架构也极大地减少了的数量
需要反熔丝完成的电路，保证了
尽可能高的性能。
的DirectConnect是一个水平布线资源，提供
在一个给定的从C -细胞连接到其相邻的R-细胞
SuperCluster的。的DirectConnect使用硬连线信号路径
不需要可编程互连以实现其
小于0.1毫微秒快速信号传播时间（-P速度
级） 。
快速连接实现任意两个之间的水平布线
给定SuperCluster的和垂直的内部逻辑模块
立即与它下面的SuperCluster的路由。只
一个可编程连接是用在快速连接
0.3 ns的路径，不仅最大限度的引脚对引脚传播
（ -P速度等级） 。
除了DirectConnect和快速连接，所述
架构利用两个面向全球路由
被称为分段的路由和高驱动资源
路由选择。 Actel的分段路由结构提供了一个
各种轨道的长度之间非常快速的路由
超星系团。轨道长度的精确组合
每个路径中的反熔丝的选择是通过在100％的
自动布局布线软件，以最大限度地减少信号
传播延迟。
R-细胞
ROUTED
数据输入S1
D0
D1
PSET
的DirectConnect
输入
D2
D
Q
Y
D3
C-细胞
S0
Y
Sa
Sb
HCLK
CLKA ，
CLKB ，
内部逻辑
中正
CKP
CLR
DB
A0
B0
A1
B1
第1组
第1组
1型SuperCluster的
图3 -
集群组织
1型超星系团
的DirectConnect
无反熔丝
0.1 ns的延迟路由
快速连接
一个反熔丝
0.3 ns的延迟路由
路由段
通常2反熔丝
马克斯。 5反熔丝
图4 -
DirectConnect和快速连接1型超星系团
4
v3.0
X F A M IL和Y F P GA s
CL玉珠RES我们的CE s
Actel的高驱动路由结构提供三个时钟
网络。第一时钟，称为HCLK ，是从硬连线
在HCLK缓冲时钟选择MUX每个R-细胞。
HCLK不能被连接到组合逻辑。这
提供了一种快速传播路径的时钟信号，
的使能3.9ns的时钟到输出（焊盘到焊盘）的性能
防爆设备。硬接线时钟被调谐，以提供一个
小于0.1ns最坏情况时钟偏移。
剩下的两个时钟（ CLKA ， CLKB ）是全球钟表
可以从外部管脚或从内部被源
防爆装置内的逻辑信号。 CLKA和CLKB可能
连接顺序的细胞或组合逻辑。如果
CLKA或CLKB从内部逻辑信号源，然后
外部时钟引脚不能用于任何其他输入
而且必须绑高或低。
图5
介绍时钟
电路用于在恒定负载的HCLK 。
图6
描述
在EX设备使用的CLKA和CLKB电路。
在其整合的功能平台
以前包含在CPLD的。此外，公司设计
以前需要一个门阵列，以满足
性能目标，现在可以集成到EX设备
在成本和上市时间显着改善。
采用时序驱动布局布线工具，设计人员可以
实现高确定性的器件性能。
I / O模块
在EX设备上的每个I / O可配置为输入，
输出时，三态输出，或一个双向引脚。即使没有
列入专门的I / O寄存器，这些I / O ，在
与寄存器阵列组合，可以实现时钟到输出
（焊盘到焊盘）定时一样快3.9ns 。 I / O单元有
嵌入式锁存器和触发器需要实例化的高密度脂蛋白
代码;这是一个复杂的设计在Ex没有遇到过
FPGA中。快引脚对引脚进行时序，确保该设备将
有一点麻烦，在任何其他设备的接口
系统，从而使系统的并行设计
部件，并降低整体设计时间。看
表1
为
更多的信息。
表1 -
I / O特性
功能
输入缓冲器
门槛
选择
灵活的
产量
司机
产量
卜FF器
描述
TTL / 3.3V LVTTL
恒载荷
时钟网络
HCLKBUF
图5 -
的eX HCLK时钟垫
2.5V LVCMOS 2
3.3V LVTTL
5.0V TTL / CMOS
“热插拔”功能
未通电设备上的I / O不
灌电流
可用于“冷备用”
可选择在一个单独的I / O基础
可单独选择的低转换选项
时钟网络
从内在逻辑
CLKBUF
CLKBUFI
CLKINT
CLKINTI
图6 -
的eX路由时钟缓冲器
T他R A R C喜吨EC TU RAL铁ATU - [R （E S）
牛逼echno记录Y
上电
单独选择引体向上拉
在上电期间起伏（默认是权力
在三态）
使设备的确定性上电
V
CCA
和V
CCI
可以以任何顺序被供电
Actel公司的前系列在高电压来实现双阱
采用0.22 CMOS工艺
设计规则。金属对金属的
反熔丝是由无定形硅的组合
和介电材料与阻挡金属，并具有“导通”
25态电阻
具有1.0 fF的低电容
信号阻抗。
P ERF一个ORM NCE
热S WA PPIN克
建筑特色的结合，上述
使EX设备与内部时钟操作
频率超过350 MHz的频率非常快执行
复杂的逻辑功能。因此，前家庭是一个最佳
EX I / O引脚配置为支持热插拔。在电源
上/下（或部分上/下） ，所有I / O处于三态。 V
CCA
和V
CCI
不必是在上电/稳定下来，
并且它们不要求特定的上电或断电
序列，以避免损坏的eX器件。后
防爆设备插入电活动的系统，
该设备不会降低的可靠性或起因
损坏到主机系统。该器件的输出引脚
驱动为高阻抗状态，直到正常芯片
v3.0
5
v3.0
的eX系列FPGA
乐二体中E D GE P呃F R M A N CE
240 MHz的系统性能
3.9ns时钟到输出（垫到PAD ）
350 MHz内部性能
SP ê CI F I C A T ON的I
- 个别输出摆率控制
2.5V ，3.3V和5.0V混合电压运行和5.0V
输入容限和5.0V驱动强度
软件设计支持与Actel设计师系列和
自由人工具
高达100 ％，资源利用率100％引脚锁定
确定性时间
独特的，系统的诊断和检验能力
与硅探险家型II
边界扫描测试中符合IEEE标准
1149.1 （JTAG）
安全编程技术可以防止反向
工程与设计盗窃罪
摹嗯嗯人D E SC R I P T I上
3000 12000可用系统门
多达512个最大的触发器（使用CC宏）
0.22
CMOS工艺技术
高达132用户可编程I / O引脚
铁一吨UR ES
高性能，低功耗FPGA反熔丝
LP /睡眠模式进一步节省功耗
先进的小尺寸封装
热插拔兼容的I / O
单芯片解决方案
非易失
住在开机
所需的功率，向上/向下友好（序列号为
电源电压）
可配置的弱电阻上拉或下拉的
在上电期间三态输出
自P ，R 0杜克拉镨 F I L E
设备
容量
系统门
典型的盖茨
寄存器单元（专用触发器）
组合单元
最大用户I / O
速度等级
温度等级
包
（按引脚数）
TQFP
CSP
所述的eX系列FPGA是用于低功耗的低成本的解决方案，
高性能设计。固有的低功率
反熔丝技术，再加上属性
额外的低静态功耗模式，使这些器件非常
对于功耗敏感的应用。制作用
先进的0.22
CMOS反熔丝技术，这些器件
实现高性能，无功率损失
.
eX64
3,000
2,000
64
128
84
-F ，标准， -P
C，我
64, 100
49, 128
eX128
6,000
4,000
128
256
100
-F ，标准， -P
C，我
64, 100
49, 128
eX256
12,000
8,000
256
512
132
-F ，标准， -P
C，我
100
128, 180
D E CE M B è R 2 0 0 1
1
2001 Actel公司
X F A M IL和Y F P GA s
D E R I N G - 我nf间 R M一T I O 4 N
eX128
–P
TQ
100
应用程序（温度范围）
空白=商业（ 0到+ 70 ° C）
I =工业级（-40℃至+ 85°C ）
PP =生产前
封装引脚数
套餐类型
TQ =薄（ 1.4毫米）四方扁平封装
CS =晶片级封装（ 0.8mm间距）
速度等级
空白=标准速度
-P =约30 ％，比标准快
-F =约40 ％，比标准慢
产品型号
eX64 =
EX128 =
eX256 =
64专用触发器（ 3000个系统门）
128专用触发器（ 6000个系统门）
256专用触发器（12,000个系统门）
PR OD UC吨P L A N
速度等级
–F
eX64设备
64引脚薄型四方扁平封装（ TQFP ）
100引脚薄型四方扁平封装（ TQFP ）
49引脚芯片级封装（ CSP ）
128引脚芯片级封装（ CSP ）
EX128设备
64引脚薄型四方扁平封装（ TQFP ）
100引脚薄型四方扁平封装（ TQFP ）
49引脚芯片级封装（ CSP ）
128引脚芯片级封装（ CSP ）
eX256设备
100引脚薄型四方扁平封装（ TQFP ）
128引脚芯片级封装（ CSP ）
180引脚芯片级封装（ CSP ）
请联系您的爱特销售代表对产品的可用性。
速度等级： -P =约。比标准快30 ％
可用性：
=
-F =约比标准慢40 ％
可用的
应用范围：
性病
–P
应用
C
I
C =商用
I =工业
只有标准速度等级
PL A S T I C D E六，权证再这样你们 CE s
用户I / O （包括时钟缓冲器）
设备
eX64
eX128
eX256
包装说明：
TQFP 64引脚
41
46
TQFP 100引脚
56
70
CSP 49引脚
36
36
CSP 128引脚
84
100
100
CSP 180引脚
—
—
132
—
81
—
TQFP =薄型四方扁平封装， CSP =芯片级封装
2
v3.0
X F A M IL和Y F P GA s
的eX F是I L y一个R C喜T E （C T） UR ê
在EX系列架构采用了“海-的模块”
结构，其中所述装置的整个地板上覆盖
同的逻辑模块，几乎没有芯片面积的网格丢失
互连元件或路由。互连
这些逻辑模块之间使用实现Actel的
PATENTED
金属对金属
可编程
反熔丝
互连元件。 Actel公司的前家庭提供了两种类型
的逻辑模块，所述寄存器单元（R单元）和
组合电池（ C-电池） 。
在R-单元包含一个触发器具有异步清零，
异步预置和时钟使能（使用S0和S1
线）的控制信号（图
1).
的R单元的寄存器
配备一个可编程时钟极性选择
寄存器由寄存器基础。这提供了额外的灵活性
同时允许合成的功能映射到前
FPGA 。的时钟源的R细胞可以选自
无论是硬接线时钟或传送时钟。
在C-细胞实现的范围内组合函数
多达5个输入（图
2).
数据库的输入和它的包容性
相关的变频器功能极大地提高了
的组合功能的数字，可以是
在单个模块中从800选择在实施
以前的架构， 4000多名在EX
体系结构。
M O对 ULE R G A N I Z的T IO
Actel已安排所有的C -细胞和R-逻辑单元到模块
水平的银行称为集群。防爆器件包含
一种类型的集群，其中包含两个C细胞和一种
R-细胞。
为了提高设计效率和设备性能，爱特
进一步组织这些模块成为超星系团
（图
3第4页） 。
防爆装置包含一个类型的
超团，这是一种类型的双宽分组
集群。
S0
ROUTED
数据输入S1
PSET
的DirectConnect
输入
D
Q
Y
HCLK
CLKA ，
CLKB ，
内部逻辑
中正
CKP
CLR
图1 -
R-细胞
D0
D1
Y
D2
D3
Sa
Sb
DB
A0
B0
A1
B1
图2 -
C-细胞
v3.0
3
X F A M IL和Y F P GA s
柔TI NG RES我们的国际消费电子展
集群和超星系团可通过连接
使用两个创新本地路由资源被称为
快速连接和的DirectConnect ，这使极
模块内的快速和可预测的互连
集群和超星系团（图
4).
这种路由
架构也极大地减少了的数量
需要反熔丝完成的电路，保证了
尽可能高的性能。
的DirectConnect是一个水平布线资源，提供
在一个给定的从C -细胞连接到其相邻的R-细胞
SuperCluster的。的DirectConnect使用硬连线信号路径
不需要可编程互连以实现其
小于0.1毫微秒快速信号传播时间（-P速度
级） 。
快速连接实现任意两个之间的水平布线
给定SuperCluster的和垂直的内部逻辑模块
立即与它下面的SuperCluster的路由。只
一个可编程连接是用在快速连接
0.3 ns的路径，不仅最大限度的引脚对引脚传播
（ -P速度等级） 。
除了DirectConnect和快速连接，所述
架构利用两个面向全球路由
被称为分段的路由和高驱动资源
路由选择。 Actel的分段路由结构提供了一个
各种轨道的长度之间非常快速的路由
超星系团。轨道长度的精确组合
每个路径中的反熔丝的选择是通过在100％的
自动布局布线软件，以最大限度地减少信号
传播延迟。
R-细胞
ROUTED
数据输入S1
D0
D1
PSET
的DirectConnect
输入
D2
D
Q
Y
D3
C-细胞
S0
Y
Sa
Sb
HCLK
CLKA ，
CLKB ，
内部逻辑
中正
CKP
CLR
DB
A0
B0
A1
B1
第1组
第1组
1型SuperCluster的
图3 -
集群组织
1型超星系团
的DirectConnect
无反熔丝
0.1 ns的延迟路由
快速连接
一个反熔丝
0.3 ns的延迟路由
路由段
通常2反熔丝
马克斯。 5反熔丝
图4 -
DirectConnect和快速连接1型超星系团
4
v3.0
X F A M IL和Y F P GA s
CL玉珠RES我们的CE s
Actel的高驱动路由结构提供三个时钟
网络。第一时钟，称为HCLK ，是从硬连线
在HCLK缓冲时钟选择MUX每个R-细胞。
HCLK不能被连接到组合逻辑。这
提供了一种快速传播路径的时钟信号，
的使能3.9ns的时钟到输出（焊盘到焊盘）的性能
防爆设备。硬接线时钟被调谐，以提供一个
小于0.1ns最坏情况时钟偏移。
剩下的两个时钟（ CLKA ， CLKB ）是全球钟表
可以从外部管脚或从内部被源
防爆装置内的逻辑信号。 CLKA和CLKB可能
连接顺序的细胞或组合逻辑。如果
CLKA或CLKB从内部逻辑信号源，然后
外部时钟引脚不能用于任何其他输入
而且必须绑高或低。
图5
介绍时钟
电路用于在恒定负载的HCLK 。
图6
描述
在EX设备使用的CLKA和CLKB电路。
在其整合的功能平台
以前包含在CPLD的。此外，公司设计
以前需要一个门阵列，以满足
性能目标，现在可以集成到EX设备
在成本和上市时间显着改善。
采用时序驱动布局布线工具，设计人员可以
实现高确定性的器件性能。
I / O模块
在EX设备上的每个I / O可配置为输入，
输出时，三态输出，或一个双向引脚。即使没有
列入专门的I / O寄存器，这些I / O ，在
与寄存器阵列组合，可以实现时钟到输出
（焊盘到焊盘）定时一样快3.9ns 。 I / O单元有
嵌入式锁存器和触发器需要实例化的高密度脂蛋白
代码;这是一个复杂的设计在Ex没有遇到过
FPGA中。快引脚对引脚进行时序，确保该设备将
有一点麻烦，在任何其他设备的接口
系统，从而使系统的并行设计
部件，并降低整体设计时间。看
表1
为
更多的信息。
表1 -
I / O特性
功能
输入缓冲器
门槛
选择
灵活的
产量
司机
产量
卜FF器
描述
TTL / 3.3V LVTTL
恒载荷
时钟网络
HCLKBUF
图5 -
的eX HCLK时钟垫
2.5V LVCMOS 2
3.3V LVTTL
5.0V TTL / CMOS
“热插拔”功能
未通电设备上的I / O不
灌电流
可用于“冷备用”
可选择在一个单独的I / O基础
可单独选择的低转换选项
时钟网络
从内在逻辑
CLKBUF
CLKBUFI
CLKINT
CLKINTI
图6 -
的eX路由时钟缓冲器
T他R A R C喜吨EC TU RAL铁ATU - [R （E S）
牛逼echno记录Y
上电
单独选择引体向上拉
在上电期间起伏（默认是权力
在三态）
使设备的确定性上电
V
CCA
和V
CCI
可以以任何顺序被供电
Actel公司的前系列在高电压来实现双阱
采用0.22 CMOS工艺
设计规则。金属对金属的
反熔丝是由无定形硅的组合
和介电材料与阻挡金属，并具有“导通”
25态电阻
具有1.0 fF的低电容
信号阻抗。
P ERF一个ORM NCE
热S WA PPIN克
建筑特色的结合，上述
使EX设备与内部时钟操作
频率超过350 MHz的频率非常快执行
复杂的逻辑功能。因此，前家庭是一个最佳
EX I / O引脚配置为支持热插拔。在电源
上/下（或部分上/下） ，所有I / O处于三态。 V
CCA
和V
CCI
不必是在上电/稳定下来，
并且它们不要求特定的上电或断电
序列，以避免损坏的eX器件。后
防爆设备插入电活动的系统，
该设备不会降低的可靠性或起因
损坏到主机系统。该器件的输出引脚
驱动为高阻抗状态，直到正常芯片
v3.0
5
QQ：2880707522 复制
