【初步的技术数据特点6个独立的ADC真双极性模拟输入引脚/软件可选范围： - ± 10V ， ± 5V】,IC型号EVAL-CONTROLBRD2,EVAL-CONTROLBRD2 PDF资料,EVAL-CONTROLBRD2经销商,ic,电子元器件-51电子网

初步的技术数据

特点

6个独立的ADC

真双极性模拟输入

引脚/软件可选范围： - ± 10V ， ± 5V

高吞吐速率： 250 kSPS时

指定V

4.5 V至5.5 V

低功耗

160MW在250 kSPS时采用5 V电源

宽输入带宽：

85分贝信噪比在50 kHz的输入频率

片上基准和基准缓冲器

并行和串行接口

高速串行接口

SPI / QSPI / μWire / DSP兼容

待机模式： 5 μA（最大值）

iCMOS工艺

工艺技术

64 LQFP封装

250 kSPS时， 6通道，同步

采样，双极性12月14日位/ 16位ADC

AD7658/AD7657/AD7656*

功能框图

VDD

CONVSTA

CONVSTB CONVSTC

AVCC DVCC

CLK

OSC

REF

BUF

控制

逻辑

SER / PAR

VDRIVE

STBY

产量

DRIVERS

DOUTA

T / H

16位SAR

SCLK

T / H

BUF

T / H

16位SAR

产量

DRIVERS

产量

DRIVERS

DOUTB

DOUTC

T / H

BUF

16位SAR

产量

DRIVERS

数据/

控制

线

T / H

16位SAR

T / H

16位SAR

AD7656

应用

电力线监控系统

仪表和控制系统

多轴定位系统

VSS

AGND

DGND

图1 。

概述

在AD7658 / AD7657 / AD7656包含6至12 /14/ 16位，快速，低

功耗，逐次逼近型ADC都在一个封装中。

的AD7658 / AD7657 / AD7656芯从单个4.5操作

V至5.5 V电源供电，最高吞吐量可达250

kSPS时。该器件内置低噪声，宽带宽采样和 -

保持放大器，可处理输入频率高达8 MHz 。

转换过程和数据采集控制

利用CONVST信号和内部振荡器。三

CONVST引脚允许独立同步采样

三对ADC 。在AD7658 / AD7657 / AD7656同时具有

高速并行和串行接口允许设备

接口与微处理器或DSP 。当串行

接口模式，这些部位有一个菊花链功能，允许

多个ADC连接到一个单一的串行接口。该

AD7658 / AD7657 / AD7656可容纳真双极性输入

*受美国专利号6731232

在± 10V范围和±5V范围内的信号。它们包含一个2.5V

内部参考，也可以接受外部基准电压。如果一个

3V外部基准电压VREF引脚，这些ADC可以

容纳一个真正的双极± 12V模拟输入范围。 V

和

为此需要±12V输入范围±12V的电源。

产品亮点

6至12 /14/ 16位250 kSPS时的ADC在船上。

六真双极性高阻抗模拟输入。

在AD7658 / AD7657 / AD7656功能并行和

一个高速串行接口。

iCMOS工艺

工艺技术

对于中谁需要在更高的电压下工作的高性能IC的工业/仪器设备OEM的模拟系统设计师，

iCMOS工艺

是一个技术平台

使能30V的模拟集成电路的开发和运营在+ 15V电源，同时允许显着减少电力消耗和封装尺寸，并

增加交流和直流性能。

REV 。 PRI

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.326.8703

AD7658/AD7657/AD7656

AD7658规格................................................ ..................... 3

AD7657规格................................................ ..................... 5

AD7656规格................................................ ..................... 7

时序规格................................................ ....................... 9

绝对最大额定值............................................... ........... 10

ESD注意事项................................................ ................................ 10

引脚功能说明............................................... ...... 11

术语................................................. ................................... 14

转换器的详细................................................ .......................... 15

跟踪和保持部分............................................ ............ 15

模拟输入部分............................................... .............. 15

初步的技术数据

ADC传递函数............................................... .............. 16

接口部分................................................ .......................... 17

并行接口（ SER / PAR = 0 ） ......................................... 17

的ADC软件选型.............................................. .... 18

改变模拟输入范围（H / S SEL = 0 ） ................ 18

改变模拟输入范围（H / S SEL = 1 ） ................ 19

串行接口（ SER / PAR = 1 ） ................................. 19

串行读操作............................................... ............ 20

菊花链模式（ DCEN = 1 ， SER / PAR = 1 ） ................... 20

操作待机/部分掉电模式........... 23

订购指南................................................ .......................... 25

修订历史

修订PRI ：初级版本

牧师PRI |第25 2

初步的技术数据

AD7658规格

AD7658/AD7657/AD7656

表1. AV

= 4.5 V至5.5 V ，V

= 9.5 V至16.5 V ，V

= -9.5 V至-16.5V ， DV

= 4.5 V至5.5 V ，V

DRIVE

= 2.7V至5.25V ，女

样品

250 kSPS时， VREF = 2.5V内部/外部，除非另有说明;牛逼

= T

民

给T

最大

除非另有说明

参数

动态性能

信号 - 噪声+失真（SINAD ）

总谐波失真（ THD ）

峰值谐波或杂散噪声（ SFDR ）

互调失真（ IMD ）

二阶项

三阶项

孔径延迟

通光孔径延迟匹配

孔径抖动

全功率带宽

DC精度

无失码

积分非线性

正满量程误差

双极性零误差

负满量程误差

模拟量输入

输入电压范围

直流漏电流

输入电容

参考输入/输出

参考输出电压

参考输入电压范围

直流漏电流

输入电容

REF

输出阻抗

参考温度系数

逻辑输入

输入高电压，V

INH

输入低电压，V

INL

输入电流I

输入电容，C

IN3

逻辑输出

输出高电压，V

输出低电压，V

浮态泄漏电流

浮态输出电容

输出编码

转化率

转换时间

跟踪和保持捕获时间

吞吐率

B版本

--TBD

100

2.2

±1

±0.4

±2.1

±0.4

±4xVREF

±2xVREF

±0.3

2.49/2.51

2.5/3

±0.5

0.7× V

DRIVE

03 x垂直

DRIVE

±0.3

DRIVE

– 0.2

0.4

±0.3

二进制补码

400

250

单位

分贝分钟

dB典型值

ns（最大值）

ps的典型值

兆赫（典型值）

比特分

LSB （典型值）

％ FS最大

毫伏最大

％ FS最大

μA（最大值）

pF的典型值

V最小/最大

μA（最大值）

pF的典型值

欧姆（典型值）

PPM / ° C最大值

PPM /°C的典型值

V分钟

V最大

μA（最大值）

pF的最大

V分钟

V最大

μA（最大值）

pF的最大

测试条件/评论

= 50kHz的正弦波

@ -3分贝

@ -0.1分贝

= 5.5 V

RNG位/ RANGE引脚= 0

RNG位/ RANGE引脚= 1

REF

针

通常情况下10 nA的，V

= 0 V或V

来源

= 200 A;

SINK

= 200 A

微秒最大

ns（最大值）

kSPS时

电源要求

牧师PRI |第25 3

+9.5V/+16.5V

V最小/最大

AD7658/AD7657/AD7656

参数

正常模式（静态）

正常模式（工作）

完全关断模式

功耗

正常模式（工作）

完全掉电

B版本

-9.5V/-16.5V

4.5/5.5

192.5

16.5

单位

V最小/最大

V MIN / V最大

最大mA

μA（最大值）

毫瓦MAX

μW最大

初步的技术数据

测试条件/评论

数字I / P

= 0 V或V

SCLK的打开或关闭。 V

= 5.5 V

样品

= 250 kSPS时。 V

= 5.5 V

SCLK的打开或关闭。 V

= 5.5 V

样品

= 250 kSPS时

温度范围如下： B版本： -40 ° C至+ 85°C 。

参见术语部分。

在初次发布期间样品测试，以确保合规性。

牧师PRI |第25 4

初步的技术数据

AD7657规格

AD7658/AD7657/AD7656

表2. AV

= 4.5 V至5.5 V ，V

= 9.5 V至16.5 V ，V

= -9.5 V至-16.5V ， DV

= 4.5 V至5.5 V ，V

DRIVE

= 2.7V至5.25V ，女

样品

250 kSPS时， VREF = 2.5V内部/外部，除非另有说明;牛逼

= T

民

给T

最大

除非另有说明

参数

动态性能

信号 - 噪声+失真（SINAD

信号 - 噪声比（ SNR）的

总谐波失真（ THD ）

峰值谐波或杂散噪声（ SFDR ）

互调失真（ IMD ）

二阶项

三阶项

孔径延迟

通光孔径延迟匹配

孔径抖动

全功率带宽

DC精度

无失码

积分非线性

正满量程误差

双极性零误差

负满量程误差

模拟量输入

输入电压范围

直流漏电流

输入电容

参考输入/输出

参考输出电压

参考输入电压范围

直流漏电流

输入电容

REF

输出阻抗

参考温度系数

逻辑输入

输入高电压，V

INH

输入低电压，V

INL

输入电流I

输入电容，C

IN 3

逻辑输出

输出高电压，V

输出低电压，V

浮态泄漏电流

浮态输出电容

输出编码

转化率

转换时间

跟踪和保持捕获时间

吞吐率

B版本

100

2.2

±1.5

±0.4

±2.1

±0.4

±4xVREF

±2xVREF

±0.3

2.49/2.51

2.5/3

±0.5

0.7× V

DRIVE

0.3× V

DRIVE

±0.3

DRIVE

– 0.2

0.4

±0.3

二进制补码

500

250

单位

分贝分钟

dB典型值

ns（最大值）

ps的典型值

兆赫（典型值）

比特分

LSB （典型值）

％ FS最大

毫伏最大

％ FS最大

μA（最大值）

pF的典型值

V最小/最大

μA（最大值）

pF的典型值

欧姆（典型值）

PPM / ° C最大值

PPM /°C的典型值

V分钟

V最大

μA（最大值）

pF的最大

V分钟

V最大

μA（最大值）

pF的最大

测试条件/评论

= 50kHz的正弦波

@ -3分贝

@ -0.1分贝

= 5.5 V

RNG位/ RANGE引脚= 0

RNG位/ RANGE引脚= 1

REF

针

通常情况下10 nA的，V

= 0 V或V

来源

= 200 A;

SINK

= 200 A

微秒最大

ns（最大值）

kSPS时

电源要求

牧师PRI |第25 5

差分输入， 1 MSPS

10位和12位ADC，采用8引脚SOT- 23

AD7440/AD7450A

特点

高吞吐量： 1 MSPS

指定V

3 V和5 V

低功耗的最大吞吐量：

4毫瓦最大的1 MSPS采用3 V电源

9.25毫瓦最大的1 MSPS ，5 V电源

全差分模拟输入

宽输入带宽：

70分贝SINAD在100 kHz的输入频率

灵活的功耗/串行时钟速度管理

无流水线延迟

高速串行接口：

SPI / QSPI / MICROWIRE / DSP兼容

掉电模式：最大1μA

8引脚SOT- 23和MSOP封装

功能框图

IN +

T / H

IN-

REF

12-BIT

连续

近似

ADC

SCLK

AD7440/AD7450A

SDATA

控制逻辑

03051-A-001

GND

应用

传感器接口

电池供电系统

数据采集系统

便携式仪表

电机控制

图1 。

在CS的下降沿;而转换同时在此处启动

点。这些器件采用SAR架构，确保有

无流水线延迟。在AD7440和AD7450A采用AD-

vanced的设计技术，实现极低的功耗

在高吞吐率。

概述

在AD7440 / AD7450A

是10位和12位的高速，低

功耗，逐次逼近型（ SAR）模拟到数字

转换器具有全差分模拟输入。这些部件

从单一的3 V或5 V电源供电，并使用先进的

设计技术，实现极低的功耗，在

最高吞吐量可达1 MSPS 。这些特区架构

部件，保证不存在流水线延迟。

该器件内置一个低噪声，宽带宽，差分

跟踪和保持放大器（ T / H），可以处理输入

频率高达3.5 MHz的。参考电压被施加

内外兼修的V

REF

销和可变化从100毫伏至

3.5 V取决于电源和什么适合的

应用程序。所述基准电压的值确定了

共模电压范围中的一部分的。有了这个真正的

差分输入结构和可变基准电压输入时，用户

可以选择各种输入范围和偏置点。

转换过程和数据采集控制

通过CS和串行时钟，使设备的接口

与微处理器或DSP 。的输入信号进行采样

版本B

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

产品亮点

操作3 V或5 V电源供电。

高吞吐量，低功耗。

与3 V电源供电时， AD7440 / AD7450A提供4毫瓦

最大功率消耗1 MSPS吞吐量。

全差分模拟输入。

灵活的功耗/串行时钟速度管理。

的转化率是由串行时钟确定，

允许功率被减小的转换时间

通过串行时钟速度的增加减少。这些

器件还提供关断模式，以最大限度地提高电源

效率较低的吞吐速率。

可变的参考电压输入。

无流水线延迟。

的采样时刻通过CS输入精确的控制和

一次性转换控制。

ENOB >八位通常采用100 mV的参考。

美国专利号为6681332的保护。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.326.8703

AD7440/AD7450A

AD7440 -规格............................................... ..................... 3

AD7450A -规格............................................... .................. 5

时序规格................................................ ....................... 7

绝对最大额定值............................................... ............. 8

ESD注意事项................................................ .................................. 8

引脚配置和功能描述........................... 9

术语................................................. ................................... 10

AD7440 / AD7450A -典型性能特征....... 12

电路信息................................................ ........................ 15

转换器操作................................................ .................. 15

ADC传递函数............................................... .............. 15

典型的连接图............................................... .... 16

模拟输入................................................ ............................... 16

驱动差分输入............................................... ......... 18

数字输入................................................ .............................. 20

参考................................................. .................................... 20

单端工作.............................................. .............. 20

串行接口................................................ ............................ 21

操作模式............................................... ........................ 23

普通模式................................................ .............................. 23

掉电模式.............................................. ...................... 23

电时间.............................................. ............................ 24

功率与吞吐量............................................. .......... 24

微处理器和DSP接口连接...................................... 25

接地和布局提示.............................................. ...... 26

评估AD7440 / AD7450A性能................... 26

外形尺寸................................................ ....................... 27

订购指南................................................ ............................... 28

修订历史

从版本A 2/04 -数据表变更为版本B

增加了专利说明............................................... ............................... 1

从REV 1/04 -数据表发生变化。 0到REV 。一

更新格式................................................ ....................通用

更改概述.............................................. ......... 1

更改表1的脚注............................................. ................ 3

更改表2脚注............................................. ................ 5

更改表3脚注............................................. ................ 7

版本B |页28 2

AD7440/AD7450A

AD7440–SPECIFICATIONS

表1. V

= 2.7 V至3.6 V，F

SCLK

= 18兆赫，女

= 1 MSPS ，V

REF

= 2.0 V; V

= 4.75 V至5.25 V，F

SCLK

= 18兆赫，女

= 1 MSPS ，

REF

= 2.5 V; V

CM1

= V

REF

; T

= T

民

给T

最大

中，除非另有说明。温度范围为B版本-40 ° C至+ 85°C 。

参数

动态性能

信号与（噪声+失真）比（SINAD ）

总谐波失真（ THD ）

峰值谐波或杂散噪声

互调失真（ IMD ）

二阶项

三阶项

孔径延迟

孔径抖动

全功率带宽

2, 3

DC精度

决议

积分非线性（ INL ）

微分非线性（ DNL ）

零代码错误

正增益误差

负增益误差

模拟量输入

满量程输入范围

绝对输入电压

IN +

IN-

直流漏电流

输入电容

参考输入

REF

输入电压

测试条件/评论

= 100千赫

-82 dB典型值

FA = 90 kHz时， FB = 110千赫

B版本

–74

–76

–83

2.5

±0.5

±2.5

±1

IN +

– V

IN-

± V

REF

± V

REF

±1

30/10

单位

分贝分钟

最大分贝

dB典型值

纳秒（典型值）

ps的典型值

兆赫（典型值）

位

LSB（最大值）

μA（最大值）

pF的典型值

@ -3分贝

@ -0.1分贝

保证无漏码为10位

2 × V

REF4

= V

REF

= V

REF

当在轨道和保持

= 4.75 V至5.25 V （ ± 1 ％容差

指定的性能）

= 2.7 V至3.6 V （ ± 1 ％容差规定

性能）

当在轨道和保持

2.5

2.0

±1

10/30

2.4

0.8

±1

2.8

2.4

0.4

±1

二进制补码

μA（最大值）

pF的典型值

V分钟

V最大

μA（最大值）

pF的最大

V分钟

V最大

μA（最大值）

pF的最大

直流漏电流

REF

输入电容

逻辑输入

输入高电压，V

INH

输入低电压，V

INL

输入电流I

输入电容，C

在7

逻辑输出

输出高电压，V

输出低电压，V

浮态泄漏电流

浮态输出电容

输出编码

通常情况下10 nA的，V

= 0 V或V

= 4.75 V至5.25 V ;我

来源

= 200 A

= 2.7 V至3.6 V ;我

来源

= 200 A

SINK

= 200 A

版本B |第28 3

AD7440/AD7450A

参数

转化率

转换时间

跟踪和保持捕获时间

吞吐率

电源要求

DD8

正常模式（静态）

正常模式（工作）

完全关断模式

功耗

正常模式（工作）

完全掉电

测试条件/评论

888 ns的有18 MHz的SCLK

正弦波输入

步骤输入

B版本

200

290

2.7/5.25

0.5

1.95

1.45

9.25

单位

SCLK周期

ns（最大值）

MSPS最高

V MIN / V最大

毫安（典型值）

最大mA

μA（最大值）

毫瓦MAX

μW最大

范围： 3 V + 20 ％ / - 10 ％ ; 5 V± 5 ％

SCLK开启或关闭

= 4.75 V至5.25 V

= 2.7 V至3.6 V

SCLK开启或关闭

= 5 V ， 1.55 mW的典型值100 kSPS时

= 3 V ， 0.6毫瓦（典型值）为100 kSPS时

= 5V ，SCLK开启或关闭

= 3V ，SCLK开启或关闭

共模电压。该输入信号可以被集中于一个直流共模电压，在图28和图29中所指定的范围。

参见术语部分。

模拟输入，转换率超过27 V / μs的（满量程输入正弦波> 3.5兆赫）的采集时间内可能会导致转换器返回

不正确的结果。

因为输入跨越Ⅴ的

IN +

和V

IN-

都是V

REF

和是180 °异相，差分电压是2 ＆times; V

REF

该AD7440是功能与100毫伏和V基准电压输入

= 5 V ;参考范围可以达到3.5V。

该AD7440是功能与100毫伏和V基准电压输入

= 3 V ;参考范围可以达到2.2V。

通过特性保证。

衡量一个中间电平DC输入。

请参阅电源与吞吐量节。

版本B |第28 4

AD7440/AD7450A

AD7450A–SPECIFICATIONS

表2. V

= 2.7 V至3.6 V，F

SCLK

= 18兆赫，女

= 1 MSPS ，V

REF

= 2.0 V; V

= 4.75 V至5.25 V，F

SCLK

= 18兆赫，女

= 1 MSPS ，

REF

= 2.5 V; V

CM1

= V

REF

; T

= T

民

给T

最大

中，除非另有说明。温度范围为B版本-40 ° C至+ 85°C 。

参数

动态性能

信号与（噪声+失真）比（SINAD ）

总谐波失真（ THD ）

峰值谐波或杂散噪声

互调失真（ IMD ）

二阶项

三阶项

孔径延迟

孔径抖动

全功率带宽

2, 3

DC精度

决议

积分非线性（ INL ）

微分非线性（ DNL ）

零代码错误

正增益误差

负增益误差

模拟量输入

满量程输入范围

绝对输入电压

IN +

IN-

直流漏电流

输入电容

参考输入

REF

输入电压

测试条件/评论

= 100千赫

= 4.75 V至5.25 V ， -86 dB典型值

= 2.7 V至3.6 V ， -84 dB典型值

= 4.75 V至5.25 V ， -86 dB典型值

= 2.7 V至3.6 V ， -84 dB典型值

FA = 90 kHz时， FB = 110千赫

B版本

–76

–74

–76

–74

–89

2.5

±1

±0.95

±6

±2

IN +

– V

IN-

± V

REF

± V

REF

±1

30/10

2.5

2.0

±1

10/30

2.4

0.8

±1

2.8

2.4

0.4

±1

二进制补码

单位

分贝分钟

最大分贝

dB典型值

纳秒（典型值）

ps的典型值

兆赫（典型值）

位

LSB（最大值）

μA（最大值）

pF的典型值

μA（最大值）

pF的典型值

V分钟

V最大

μA（最大值）

pF的最大

V分钟

V最大

μA（最大值）

pF的最大

@ -3分贝

@ -0.1分贝

保证无漏码至12位

2 × V

REF 4

= V

REF

= V

REF

当在轨道和保持

= 4.75 V至5.25 V

（ ± 1％的容差规定的性能）

= 2.7 V至3.6 V

（ ± 1％的容差规定的性能）

当在轨道和保持

直流漏电流

REF

输入电容

逻辑输入

输入高电压，V

INH

输入低电压，V

INL

输入电流I

输入电容，C

IN7

逻辑输出

输出高电压，V

输出低电压，V

浮态泄漏电流

浮态输出电容

输出编码

通常情况下10 nA的，V

= 0 V或V

= 4.75 V至5.25 V ;我

来源

= 200 A

= 2.7 V至3.6 V ;我

来源

= 200 A

SINK

= 200 A

版本B |第28 5

特点

快速12位ADC， 220 kSPS的吞吐速率

8引脚SOIC

采用5 V单电源供电

高速，灵活的串行接口也

允许接口与3 V处理器

片内采样/保持放大器

选择输入范围

10 V的AD7898-10

2.5 V的AD7898-3

高输入阻抗

低功耗： 22.5毫瓦最大

5 V ， 12位，串行220 kSPS时

ADC采用8引脚封装

AD7898

功能框图

在REF

AD7898

采样/保持

信号

缩放*

12-BIT

ADC

CONVST

产量

GND

VDRIVE

*AD7898-10,

AD7898-3

SCLK

SDATA

概述

产品亮点

该AD7898是一款快速12位ADC，采用单

5 V电源供电，装在一个小的8引脚SOIC封装。该

部分包含一个逐次逼近型A / D转换器，一个片

芯片采样/保持放大器，一个片时钟，以及一个高速

串行接口。

的AD7898提供两种操作模式。在模式0中，连续的

版本是由发起

CONVST

输入和转换

过程是由一个内部时钟振荡器的控制。在这种模式下，

该串行接口包括三条线和AD7898是

能够吞吐速率高达220 kSPS时的。在模式1中，所述

转换过程由外部施加的SCLK控制

数据被从转换期间的一部分进行访问。在

该模式下，串行接口包括三条线和

AD7898能够吞吐速率高达220 kSPS时的。

除了传统直流精度规格，如

线性和满量程和失调误差，指定的AD7898是

动态性能参数，包括谐波显示

失真和信号 - 噪声比。

该器件可接受的模拟输入范围

10 V （ AD7898-10 ）

和

2.5 V （ AD7898-3 ），并从5 V单电源供电，

功耗仅为22.5 mW的最大值。

该器件采用8引脚小外形集成电路（ SOIC ）提供。

1.快速， 12位ADC，采用8引脚封装

该AD7898包含一个220 kSPS的ADC ，一个采样/保持扩增

费里，控制逻辑和一个高速串行接口，所有在一

8引线封装。这提供了相当大的空间节省了

替代解决方案。

2.低功耗，单电源供电

在AD7898从5 V单电源和反对工作

sumes只有22.5毫瓦。在V

DRIVE

功能允许串行

接口直接连接到3 V或5 V处理器

独立的V系统

3.灵活，高速串行接口

该部分提供了一个灵活的高速串行接口

有两个不同的操作模式。模式0提供了三

与数据线接口从AD7898被访问

当转换完成。模式1提供了一个三线

在转换过程中被访问的数据的接口。

4.掉电模式

该AD7898提供了一个专用的关断功能

当在模式1操作，使得该器件非常适合便携式

或手持式应用。

第0版

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯

这可能是由于它的使用。没有获发牌照以暗示或

否则，在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

万维网网站： http://www.analog.com

传真： 781 / 326-8703

ADI公司， 2000

AD7898–SPECIFICATIONS

参数

动态性能

信号（噪声+失真）比

民

给T

最大

总谐波失真（ THD ）

峰值谐波或杂散噪声

互调失真（ IMD ）

二阶条款

三阶条款

孔径延迟

孔径抖动

全功率带宽， AD7898-10

全功率带宽， AD7898-3

全功率带宽， AD7898-10

全功率带宽， AD7898-3

DC精度

决议

最小分辨率为哪

无失码的保证

相对精度

微分非线性

正满量程误差

负满量程误差

双极性零误差

模拟量输入

AD7898-10

输入电压范围

输入阻抗

AD7898-3

输入电压范围

输入阻抗

参考输入

REF IN输入电压范围

输入电流

输入电容

2, 3

逻辑输入

输入高电压，V

INH

输入低电压，V

INL4

输入电流I

输入电容，C

IN2 ， 3

逻辑输出

输出高电压，V

输出低电压，V

浮态泄漏电流

浮态输出电容

2, 3

输出编码

转化率

模式0操作

模式1操作

电源要求

DRIVE

STATIC

操作

功耗

掉电模式

@ 25°C

民

给T

最大

功耗@ 25 ° C（工作）

–78

–89

–88

3.6

4.7

2.15

2.4

= 4.75 V至5.25 V ，V

DRIVE

= 2.7 V至5.25 V ; REF IN = 2.5 V规格适用

这两个模式0和模式1操作;牛逼

= T

民

给T

最大

除非另有说明）。

单位

测试条件/评论

A版

分贝分钟

最大分贝

dB典型值

纳秒（典型值）

ps的典型值

兆赫（典型值）

位

LSB（最大值）

= 30 kHz正弦波

FA = 29.1千赫， FB

29.9千赫

@ 3分贝

@ 1分贝

0.9

2.5

2.375/2.625

DRIVE

0.7

DRIVE

0.3

DRIVE

– 0.4

0.4

二进制补码

220

215

220

4.75至5.25

2.7 5.25

4.25

4.5

22.5

伏

kΩ的分

伏

kΩ的分

V MIN / V最大

最大

pF的最大

V分钟

V最大

最大

pF的最大

V分钟

V最大

最大

pF的最大

2.5 V

通常情况下10 nA的，V

= 0 V或V

DRIVE

来源

= 200

DRIVE

= 2.7 V至5.25 V

SINK

= 200

kSPS的最大

V MIN到V最大

最大mA

毫瓦MAX

最大

随着V

DRIVE

= 5 V

随着V

DRIVE

= 2.7 V至3.6 V

对于指定的性能

数字输入@ V

DRIVE

数字输入@ V

DRIVE

数字输入@ GND ，V

= 5 V

数字输入@ GND ，V

= 5 V

笔记

温度范围如下： A版本： -40 ° C至+ 85°C 。

参见术语。

样品测试@ 25°C ，以确保合规性。

操作与V

DRIVE

= 2.35 V，与输入低电压，V

INL

= 0.4 V

特定网络阳离子如有更改，恕不另行通知。

–2–

第0版

AD7898

时序特定网络阳离子

参数

模式0操作

3.3

兑换

模式1操作

SCLK5

3.7

SCLK

兑换

4.33

安静

100

108

8 4

上电

4.33

= 4.75 V至5.25 V ; V

DRIVE

= 2.7 V至5.25 V ; REF IN = 2.5 V ;牛逼

= T

民

给T

最大

中，除非另有

注意）。

单位

ns（最小值）

ns（最大值）

ns（最小值）

ns（最大值）

千赫分钟

兆赫最大

最大

ns（最小值）

ns（最大值）

ns（最小值）

ns（最大值）

最大

SCLK

= 1/f

SCLK

= 3.7兆赫

转换之间所需的最小安静的时间

到SCLK建立时间

从延迟

直到SDATA三态禁用

数据访问时间SCLK下降沿后

SCLK高脉冲宽度

SCLK低脉冲宽度

SCLK到数据有效保持时间

SCLK下降沿到SDATA高阻抗

电时间从掉电模式

描述

CONVST

脉宽

SCLK高脉冲宽度，V

DRIVE

= 5 V

SCLK低脉冲宽度，V

DRIVE

= 5 V

SCLK高脉冲宽度V

DRIVE

= 2.7 V至3.6 V

SCLK低脉冲宽度V

DRIVE

= 2.7 V至3.6 V

数据访问时间SCLK ，V的下降沿后

DRIVE

= 5 V

数据访问时间SCLK ，V的下降沿后

DRIVE

= 2.7 V至3.6 V

数据保持时间下降SCLK的上升沿后

落SCLK的上升沿后的总线释放时间

在T限制

民

, T

最大

笔记

在25℃下的样品进行测试，以确保遵守。所有输入信号均指定tR = tF = 5 ns的10％的规定（ 90 ％V的

），并定时从1.6 V的电压电平

在SCLK最高频率为15MHz的模式0操作220 kSPS的吞吐与V

DRIVE

= 5 V

5 ％， SCLK = 13 MHz的V

DRIVE

= 2.7 V至3.6 V.

在标志/间隔比为SCLK被指定为至少40 ％的高的时间（与相应的60％低时）或40 ％低时（对应60％的高的时间）。如

SCLK频率降低时，标志/间隔比可以有所不同，只要没有超过限制。当接口以考虑数据访问，必须注意

时间t

及所要求的用户处理器的建立时间。这两个时间将决定SCLK最高频率，该用户的系统可以与操作。

见串行接口部分。

测定图1和德音响的定义为所需的输出时间跨越0.8V或2.0V。负载电路

和T

从采取的数据输出时，装载有图1的电路所测得的数是然后改变0.5V的所测量的时间外推而得

迟来回除去的充电或放电的50 pF电容的影响。这意味着该时间t

和T

在时序特性所是真正的公交车

放弃部分的时间，并且独立于总线负载的。

马克/空间比SCLK输入是40/60至60/40 。

特定网络阳离子如有更改，恕不另行通知。

第0版

–3–

AD7898

绝对最大额定值

= 25 ° C除非另有说明）

引脚配置

到GND 。。。。。。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+7 V

模拟输入电压至GND

AD7898-10 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

17 V

AD7898-3 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

10 V

基准输入电压至GND 。。。。 0.3 V到V

+ 0.3 V

数字输入电压至GND 。。。。。。。 0.3 V到V

+ 0.3 V

数字输出电压至GND 。。。。。 0.3 V到V

+ 0.3 V

工作温度范围

商业（ A，B版本）。。。。。。。。。。。 -40 ° C至+ 85°C

存储温度范围。。。。。。。。。。。 -65 ° C至+ 150°C

结温。。。。。。。。。。。。。。。。。。。。。。。。。。 150℃

SOIC封装，功率耗散。。。。。。。。。。。。。。。 450毫瓦

热阻抗。。。。。。。。。。。。。。。。。。。。 170 ° C / W

焊接温度，焊接

气相（60秒）。。。。。。。。。。。。。。。。。。。。。。。 215℃

红外（ 15秒）。。。。。。。。。。。。。。。。。。。。。。。。。。。 220℃

ESD

AD7898-10 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 2.5千伏

AD7898-3 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 4千伏

笔记

注意，超出上述绝对最大额定值可能会导致perma-

新界东北损坏设备。这是一个压力等级;该装置的功能操作

在这些或以上的在这个业务部门所列出的条件

特定网络阳离子是不是暗示。暴露在绝对最大额定值条件下，

长时间可能会影响器件的可靠性。

在REF

IN 2

CONVST

AD7898

顶视图

GND

（不按比例）

DRIVE

SCLK

SDATA

200 A

产量

针

50pF

200 A

1.6V

图1.负载电路的数字输出定时

特定网络阳离子

订购指南

模型

AD7898AR-10

AD7898AR-3

EVAL-AD7898CB

EVAL -CONTROL BRD2

温度范围

-40 ° C至+ 85°C

线性误差（ LSB ）

1 LSB

SNR（ dB）的

71分贝

封装选项

SO-8

笔记

线性误差是指积分线性误差。

SO = SOIC 。

该板是一个完整的单元，允许一台PC来控制，并与CB标志后缀的ADI评估板进行通信。

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。

虽然AD7898具有专用ESD保护电路，可能永久的损坏

发生在经受高能量静电放电设备。因此，适当的ESD预

注意事项建议，以避免性能下降或功能丧失。

警告！

ESD敏感器件

–4–

第0版

AD7898

引脚功能描述

针

号

针

助记符

在REF

功能

参考电压输入。外部参考源应连接到该引脚提供

参考电压为AD7898的转换过程。 IN输入裁判缓冲芯片。该

标称基准电压为AD7898的正确操作是2.5V。

5%. A 0.1

电容

应放置在REF IN引脚。

模拟量输入通道。模拟输入范围是

10 V （ AD7898-10 ）和

2.5 V （ AD7898-3 ）。

模拟地。对于采样/保持，比较器，数字电路和DAC的参考地。

串行时钟输入。外部串行时钟被施加到该输入，以从AD7898获得的串行数据。

当处于模式0的操作，一个新的串行数据位同步输出该串行时钟的下降沿。

在模式0中，数据是有保证有效的下降沿经过20毫微秒，这样的数据可以在被接受

下降沿时快速串行时钟被使用。串行时钟输入端，应采取低处的端

在串行数据传输。当在模式1下操作时， SCLK还提供用于在串行时钟

访问从部分数据作为在模式0，但该时钟输入端也被用作该时钟源

AD7898的转换过程在模式1时。

串行数据输出。来自AD7898的串行数据，在该输出被提供。串行数据的时钟

通过SCLK的下降沿，但数据也可以读在SCLK的下降沿。这是

可能的，因为数据位的N是有效的SCLK的下降沿之后，在规定的时间（数据保持时间）。

十六位的串行数据被提供有四个前导零后跟12比特的转换数据，

这是第一个提供的MSB 。在SCLK的第16个下降沿时， SDATA线保持的数据

保持时间，然后被禁用（三态）。输出数据的编码是二进制补码为AD7898 。

逻辑电源输入。在此引脚的电源电压决定在什么电压串行接口

面对AD7898将运行。

片选/转换开始。该引脚

CONVST ，

边沿触发的逻辑输入模式0操作时。

在这个输入的下降沿，跟踪/保持器进入其保持模式，并转换被启动。

当在模式1操作，该引脚为片选信号，低电平有效逻辑输入。该输入提供

启动数据转换上的AD7898 ，也是双重功能的帧的串行数据传输。

电源输入， 5 V

5%.

GND

SCLK

SDATA

DRIVE

CS / CONVST

第0版

–5–

特点

双通道，12位，双通道ADC

高吞吐量

1 MSPS

指定V

2.7 V至5.25 V

低功耗

11.4毫瓦最大的1 MSPS ，3 V电源

24毫瓦最大的1 MSPS ，5 V电源

宽输入带宽

70分贝信噪比在300 kHz的输入频率

板载参考2.5 V

灵活的功耗/呑吐量管理

同时转换/读

无流水线延迟

高速串行接口SPI

/ QSPI

微丝

/ DSP兼容

关机模式

1 A最大

20引脚TSSOP封装

双通道1 MSPS ， 12位，双通道

SAR ADC ，具有串行接口

AD7866

功能框图

REF

帽

一个REF SELECT

2.5V

REF

BUF

12-BIT

逐次

近似

ADC

AD7866

产量

DRIVERS

OUT

MUX

T / H

控制

逻辑

范围

SCLK

DRIVE

MUX

T / H

12-BIT

逐次

近似

ADC

产量

DRIVERS

OUT

BUF

AGND

帽

DGND

概述

该AD7866是一款双通道12位高速，低功耗，逐次

逼近型ADC 。该器件采用2.7 V至5.25 V

电源供电，最高吞吐量可达1 MSPS 。该

器件包含两个ADC ，两者之前的低噪声，宽带

宽采样/保持放大器，可处理的输入频率

超过10兆赫。

转换过程和数据采集控制

使用标准控制输入，可轻松连接

微处理器或DSP 。所述输入信号进行采样的

的下降沿

并且也开始在这一点上的转换。

转换时间取决于SCLK的频率来确定。

有该器件无流水线延迟。

在AD7866采用先进的设计技术，以实现极低的

功耗在高吞吐量。采用3 V电源

1 MSPS吞吐速率，功耗为最大

3.8毫安。与5 V电源， 1 MSPS ，电流消耗

是最大值为4.8毫安。该器件还提供灵活的功耗/

在睡眠模式下运行时的吞吐率管理。

模拟输入范围为部分可以被选择为在0 V

到V

REF

范围或2-

REF

范围与标准二进制或

二进制补码输出编码。在AD7866具有

片上2.5 V基准电压源，可如果外部过驱动

参考是优选的。每个上ADC也可以被提供

有独立的单个外部参考。

在AD7866可在一个20引脚超薄紧缩小型

（ TSSOP ）封装。

产品亮点

1. AD7866有两个完整的ADC功能，允许

同时采样和转换两个通道。每

ADC具有一个2通道输入多路复用器。转换

这两个信道的结果是可同时在不同的

数据线，或两者都可以采取一条数据线，如果只有一个

串行端口可用。

2.高吞吐量，低功耗，该

AD7866提供1 MSPS吞吐量11.4毫瓦

最大功耗为3 V时运行

3.灵活的功耗/吞吐量管理 -

转换速率由串行时钟允许确定

的功率消耗被减少了转换时间

通过一个SCLK的频率的增加减少。动力

效率能够以较低的吞吐速率，如果最大化

部分在转换期间进入睡眠。

4.无流水线延迟，该器件采用两个标准逐次

逼近型ADC的采样的精确控制

通过瞬间

输入和一次性转换控制。

SPI和QSPI是摩托罗拉公司的商标。

MICROWIRE是美国国家半导体公司的商标。

第0版

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯该

可能是由于它的使用。没有获发牌照以暗示或以其他方式

在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

www.analog.com

传真： 781 / 326-8703

ADI公司， 2002年

AD7866–SPECIFICATIONS

参数

动态性能

信号与噪声+失真比（SINAD ）

总谐波失真（ THD ）

峰值谐波或杂散噪声（ SFDR ）

互调失真（ IMD ）

二阶条款

三阶条款

通道间隔离

采样和保持

孔径延迟

孔径抖动

孔径延迟匹配

全功率带宽

DC精度

决议

积分非线性

微分非线性

0 V至V

REF

输入范围

偏移误差

偏移误差匹配

增益误差

增益误差匹配

REF

输入范围

正增益误差

零代码错误

零代码误差匹配

负增益误差

模拟量输入

输入电压范围

直流漏电流

输入电容

参考输入/输出

参考输入电压

参考输入电压范围

直流漏电流

输入电容

参考输出电压

REF

输出阻抗

参考温度系数

REF OUT错误（T

民

给T

最大

)

逻辑输入

输入高电压，V

INH

输入低电压，V

INL

输入电流I

输入电容，C

IN3

逻辑输出

输出高电压，V

输出低电压，V

浮态泄漏电流

浮态输出电容

输出编码

–75

–76

–88

200

1.5

= T

民

给T

最大

, V

= 2.7 V至5.25 V ，V

DRIVE

= 2.7 V至5.25 V ，参考= 2.5 V

外界对D-

帽

A和D

帽

B，F

SCLK

= 20MHz时，除非另有说明。）

B版本

–75

–76

–88

200

单位

分贝分钟

最大分贝

dB典型值

ns（最大值）

ps的典型值

PS最大

兆赫（典型值）

位

LSB（最大值）

LSB （典型值）

LSB（最大值）

LSB （典型值）

LSB（最大值）

LSB （典型值）

LSB（最大值）

nA的最大

pF的典型值

V MIN / V最大

最大

pF的典型值

V MIN / V最大

典型值

PPM /°C的典型值

mV的典型

V分钟

V最大

最大

pF的最大

V分钟

V最大

最大

pF的最大

–V

REF

到+ V

REF

偏置在V

REF

同

二进制补码输出编码

测试条件/评论

= 300 kHz正弦波，女

= 1 MSPS

= 300 kHz正弦波，女

= 1 MSPS

= 300 kHz正弦波，女

= 1 MSPS

A版

@ 3分贝

@ 0.1分贝

1.5

–0.95/+1.25 –0.95/+1.25

1.2

2.5

0.2

2.5

0.2

2.5

0到V

REF

0-2

REF

500

2.5

2/3

160

2.45/2.55

0.7 V

DRIVE

0.3 V

DRIVE

B级， 0 V至V

REF

只有范围;

±0.5

LSB （典型值）

0 V至2

REF

范围内;

0.5 LSB （典型值）

保证无漏码至12位

直接二进制输出编码

1.2

2.5

0.2

2.5

0.2

2.5

0到V

REF

0-2

REF

500

2.5

2/3

160

2.45/2.55

0.7 V

DRIVE

0.3 V

DRIVE

RANGE引脚低电平时

下降沿

层峦高脚

下降沿

当轨道

当保持

对于指定的性能1 ％

REF SELECT引脚接高电平

REF

销;

帽

A，D

帽

B引脚;

= 5 V

= 3 V

通常情况下15 nA的，V

= 0 V或V

DRIVE

– 0.2 V

DRIVE

– 0.2

0.4

直（自然科学）二进制

二进制补码

–2–

来源

= 200

SINK

= 200

= 2.7 V至5.25 V

选择与任一输入范围

第0版

AD7866

参数

转化率

转换时间

采样/保持捕获时间

吞吐率

电源要求

DRIVE

DD7

正常模式（静态）

A版

300

2.7/5.25

3.1

2.8

操作中，f

= 1 MSPS

4.8

3.8

部分掉电模式

完全关断模式

功耗

正常模式（工作）

部分断电（静态）

完全掉电（静态）

1.6

560

11.4

2.8

1.68

B版本

300

2.7/5.25

3.1

2.8

4.8

3.8

1.6

560

11.4

2.8

1.68

单位

测试条件/评论

SCLK周期800 ns的与SCLK = 20 MHz的

ns（最大值）

MSPS最高

见串行接口部分

V最小/最大

最大mA

最大

毫瓦MAX

最大

数字I / PS = 0 V或V

DRIVE

= 4.75 V至5.25 V添加0.5毫安

一般如果使用内部参考

= 2.7 V至3.6 V.添加0.35毫安

一般如果使用内部参考

= 4.75 V至5.25 V添加0.5毫安

一般如果使用内部参考

= 2.7 V至3.6 V.添加0.5毫安

一般如果使用内部参考

= 100 kSPS时，女

SCLK

= 20 MHz的

添加0.2毫安典型值，如果使用内部参考

（静态）添加100

典型的，如果使用内部

参考

SCLK的打开或关闭。

= 5 V

= 3 V

= 5 V SCLK开启或关闭。

= 3 V SCLK开启或关闭。

= 5 V SCLK开启或关闭。

= 3 V SCLK开启或关闭。

笔记

温度范围如下：A ，B版本： -40 ° C至+ 85°C 。

参见术语部分。

样品测试@ 25°C ，以确保合规性。

可以在V被施加的外部基准范围

REF

, D

帽

A，或D

帽

涉及到引脚V

REF

, D

帽

A，或D

帽

请参阅参考一节

帽

A，D

帽

B输出阻抗。

见功率与吞吐率部分。

特定网络阳离子如有更改，恕不另行通知。

第0版

–3–

AD7866

时序特定网络阳离子

参数

SCLK 2

兑换

安静

3 3

4 3

8 4

9 4

在极限

民

, T

最大

SCLK

800

0.4 t

SCLK

0.4 t

SCLK

单位

千赫分钟

兆赫最大

ns（最大值）

ns（最小值）

ns（最大值）

ns（最小值）

ns（最大值）

ns（最小值）

ns（最大值）

= 2.7 V至5.25 V ，V

DRIVE

= 2.7 V至5.25 V ，V

REF

= 2.5 V ;牛逼

= T

民

给T

最大

除非另有说明）。

描述

SCLK

= 1/f

SCLK

= 20 MHz的

串行读取和一个下降沿结束之间的最小时间

到SCLK建立时间

从延迟

直到

OUT

A和D

OUT

B三态禁用

SCLK下降沿后的数据访问时间。 V

DRIVE

3 V ，C

= 50 pF的;

DRIVE

< 3 V ，C

= 25 pF的

SCLK低脉冲宽度

SCLK高脉冲宽度

SCLK到数据有效保持时间

上升沿到D

OUT

A，D

OUT

B，高阻抗

SCLK下降沿到D

OUT

A，D

OUT

B，高阻抗

SCLK下降沿到D

OUT

A，D

OUT

B，高阻抗

笔记

在25℃下的样品进行测试，以确保遵守。所有输入信号均指定tR = tF = 5 ns的10％的规定（ 90 ％V的

DRIVE

），并定时从1.6 V的电压电平

马克/空间比CLK输入为40/60至60/40 。

测定图1和德音响的定义为所需的输出时间跨越0.8V或2.0V。负载电路

从采取的数据输出改变0.5 V的测量时间衍生当载有图1中的电路测量的数目，然后外推

背面去除的充电或放电的50 pF电容的影响。这意味着该时间t

和T

在时序特性所是真正的公交车

放弃的部分的时间和独立的总线负载的。

特定网络阳离子如有更改，恕不另行通知。

200 A

产量

针

1.6V

50pF

200 A

图1.负载电路的数字输出

时序特定网络阳离子

绝对最大额定值

= 25

C除非另有说明）

到AGND 。。。。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+7 V

到DGND 。。。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+7 V

DRIVE

到DGND 。。。。。。。。。。。。。。。 -0.3 V到DV

+ 0.3 V

DRIVE

到AGND 。。。。。。。。。。。。。。。。 -0.3 V至AV

+ 0.3 V

以DV

。。。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+0.3 V

AGND至DGND 。。。。。。。。。。。。。。。。。。。。 -0.3 V至+0.3 V

模拟输入电压至AGND 。。。。 -0.3 V至AV

+ 0.3 V

数字输入电压至DGND 。。。。。。。。。。。 -0.3 V至+7 V

REF

到AGND 。。。。。。。。。。。。。。。。。 -0.3 V至AV

+ 0.3 V

数字输出电压DGND 。。 0.3 V到V

DRIVE

+ 0.3 V

输入电流到任何引脚除外用品

. . . . . . . .

10毫安

工作温度范围

商业（ A，B版本）。。。。。。。。。。。。。 -40

C至+ 85

存储温度范围。。。。。。。。。。。。 -65

C至+150

结温。。。。。。。。。。。。。。。。。。。。。。。。。。 150

TSSOP封装，功率耗散。。。。。。。。。。。。。 450毫瓦

热阻抗。。。。。。。。。。。。 143℃ / W （ TSSOP ）

热阻抗。。。。。。。。。。。。。 45 ℃/ W（ TSSOP ）

焊接温度，焊接

气相（ 60秒）。。。。。。。。。。。。。。。。。。。。。。。 215℃

红外（ 15秒）。。。。。。。。。。。。。。。。。。。。。。。。。。 220℃

ESD 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 1.5千伏

笔记

注意，超出上述绝对最大额定值可能会导致永久性的

损坏设备。这是一个压力只有额定值。该装置的功能操作

在这些或以上的在这个业务部门所列出的条件

特定网络阳离子是不是暗示。暴露在绝对最大额定值条件下，

长时间可能会影响器件的可靠性。

高达100 mA以下的瞬态电流不会造成SCR闩锁。

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。虽然

在AD7866具有专用ESD保护电路，永久性的损害可能发生

器件经受高能量静电放电。因此，适当的ESD防范措施

建议避免性能下降或功能丧失。

警告！

ESD敏感器件

–4–

第0版

AD7866

订购指南

模型

AD7866ARU

AD7866BRU

EVAL-AD7866CB

EVAL -CONTROL BRD2

温度范围

-40 ° C至+ 85°C

评估板

控制器板

决议

（比特）

包装说明

薄型缩小SO （ TSSOP ）

（ TSSOP ）

包

选项

RU-20

笔记

这可以作为一个独立的评估板或与评估板控制器，用于评估/演示相结合。

该评估板控制器是一个完整的单元，从而使一台PC来控制，并与CB标志后缀的ADI评估板进行通信。

引脚配置

REF SELECT

帽

AGND

B2 4

B1 5

A2 6

SCLK

DRIVE

AD7866

OUT

顶视图

OUT

（不按比例）

A1 7

DGND

AGND

帽

REF 10

范围

引脚功能描述

PIN号

助记符

REF SELECT

功能

内部/外部基准选择引脚。逻辑输入。如果此引脚连接到GND ，片上

2.5 V基准电压源作为参考源为ADC A和ADC B.另外，引脚V

REF

帽

A，和D

帽

B必须连接到去耦电容。如果REF SELECT引脚连接到一个

逻辑高，外部参考可以通过V被提供给AD7866

REF

销，其中

案例去耦电容必须对D-

帽

A和D

帽

B.但是，如果在V

REF

引脚连接到

AGND而REF SELECT被绑定到逻辑低，个别外部基准可以应用

通过这两个引脚ADC A和ADC B D

帽

A和D

帽

B中。请参阅参考一节。

去耦电容连接到这些引脚的去耦基准电压缓冲对于每个相应

ADC。芯片上的参考，可以从这些管脚和外部施加到的其余部分

系统。根据REF SELECT引脚的极性和V的结构

REF

销，

这些引脚还可以用于输入一个单独的外部参照每个ADC 。的范围

外部基准依赖于所选择的模拟输入范围。请参阅参考一节。

模拟地。接地参考点，在AD7866上所有模拟电路。所有模拟输入

信号和外部基准信号，应参考此AGND电压。这两种

引脚应该连接到系统的AGND平面。 AGND和DGND电压应

理想的是在相同的电位，而且必须不大于0.3伏相距甚至在瞬态。

B. ADC的模拟输入单端模拟输入通道。每个通道的输入范围为0 V

到V

REF

或2-

REF

取决于RANGE引脚的时的下降沿的极性范围

CS 。

的ADC A.单端模拟输入通道模拟输入。每个通道的输入范围为0 V

到V

REF

或2-

REF

取决于RANGE引脚的时的下降沿的极性范围

CS 。

参考去耦引脚与外部参考选择引脚。该引脚被连接到互

最终的参考，需要一个去耦电容。标称参考电压为2.5 V，这

出现在销;然而，如果该内部基准是在外部使用的系统中，它必须是

无论从D截取

帽

A或D

帽

B引脚。该引脚也可以配合使用的REF SELECT

引脚上施加一个外部参考AD7866的时候。见REF SELECT引脚说明。

2, 9

帽

B，D

帽

3, 8

AGND

4, 5

6, 7

, V

REF

第0版

–5–

特点

4线触摸屏接口

125 kSPS时指定的吞吐率

低功耗：

1.37毫瓦最大为125 kSPS时具有V

= 3.6 V

单电源供电，V

2.2 V至5.25 V

比率转换

高速串行接口

可编程的8位或12位分辨率

两个辅助模拟输入

关断模式： 1 A最大

采用16引脚QSOP和TSSOP封装

应用

个人数字助理

智能手持式设备

触摸屏显示器

POINT -OF-销售终端

寻呼机

X+

X–

Y+

Y–

摸屏

AD7843

功能框图

PENIRQ

AD7843

笔

打断

T / H

4-TO-1

I / P

MUX

IN3

IN4

REF

收费

再分配

DAC

COMP

GND

SAR ADC +

控制逻辑

SPORT

概述

AD7843是一款12位逐次逼近型ADC，一个

导通电阻开关同步串行接口和低

驱动触摸屏。该部分从单一2.2 V至工作

5.25 V电源供电，吞吐速率大于

125 kSPS的。

AD7843采用外部基准可改变

1 V至+ V

，而模拟输入范围是从0V到

REF

。该器件具有关断模式，从而将

电流消耗小于1

在AD7843拥有板载开关。这再加上低

功率和高速运转，使该器件非常适用于

电池供电系统，如个人数字助理与

电阻式触摸屏和其它便携式设备。部分

可在一个16引脚0.15"四分之一大小集成封装（ QSOP ）封装

年龄和16引脚超薄紧缩小外形封装（ TSSOP ）封装。

DIN

DOUT

DCLK

忙

产品亮点

1.比率转换模式下消除错误

由于板载开关电阻。

380 2.最大电流消耗

在同时经营

125 kSPS的。

3.可省电选项。

4.模拟输入范围为0 V至V

REF

5.通用串行I / O端口。

第0版

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯

这可能是由于它的使用。没有获发牌照以暗示或

否则，在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

万维网网站： http://www.analog.com

传真： 781 / 326-8703

ADI公司， 2000

AD7843–SPECIFICATIONS

参数

DC精度

决议

无失码

积分非线性

偏移误差

偏移误差匹配

增益误差

增益误差匹配

电源抑制

开关驱动器

导通电阻

Y + ， X +

Y-，X-

模拟量输入

输入电压范围

直流漏电流

输入电容

参考输入

REF

输入电压范围

直流漏电流

REF

输入阻抗

REF

输入电流

0.1

= 2.7 V至3.6 V ，V

REF

= 2.5 V，F

SCLK

= 2兆赫，除非另有说明;牛逼

-40 ℃至85 ℃，除非另有说明。）

单位

位

比特分

LSB（最大值）

LSB （典型值）

LSB（最大值）

LSB （典型值）

dB典型值

测试条件/评论

AD7843A

= 2.7 V

0到V

REF

0.1

1.0/+V

2.4

0.4

典型值

伏

典型值

pF的典型值

V最小/最大

最大

GΩ （典型值）

最大

典型值

最大

V分钟

V最大

最大

pF的最大

= GND或+ V

典型值

样品

± 12.5千赫

= +V

; 0.001

典型值

逻辑输入

输入高电压，V

INH

输入低电压，V

INL

输入电流I

输入电容，C

IN4

逻辑输出

输出高电压，V

输出低电压，V

PENIRQ

输出低电压，V

浮态泄漏电流

浮态输出电容

输出编码

转化率

转换时间

采样/保持捕获时间

吞吐率

电源要求

（指定的性能）

CC5

正常模式（F

样品

= 125 kSPS时）

正常模式（F

样品

= 12.5 kSPS时）

正常模式（静态）

关断模式（静态）

功耗

正常模式（F

样品

= 125 kSPS时）

关闭

笔记

温度范围如下：A版本： -40 ° C至+ 85°C 。

参见术语。

通过设计保证。

样品测试@ 25°C ，以确保合规性。

请参阅电源与吞吐率部分。

特定网络阳离子如有更改，恕不另行通知。

通常情况下10 nA的，V

= 0 V或+ V

– 0.2

V分钟

0.4

V最大

0.4

V最大

最大

pF的最大

直（自然科学）二进制

125

2.7/3.6

380

170

150

1.368

3.6

DCLK周期最大

DCLK周期分

kSPS的最大

V最小/最大

最大

典型值

最大

毫瓦MAX

最大

来源

= 250

= 2.2 V至5.25 V

SINK

= 250

SINK

= 250

100 kΩ上拉

功能从2.2 V至5.25 V

数字I / PS = 0 V或V

= 3.6 V, 240

典型值

= 2.7 V，F

DCLK

= 2 00千赫

= 3.6 V

–2–

第0版

AD7843

时序特定网络阳离子

参数

DCLK 2

ACQ

3 3

9 3

124

1.5

200

= T

民

给T

最大

中，除非另有说明; V

= 2.7 V至3.6 V ，V

REF

= 2.5 V)

单位

千赫分钟

兆赫最大

民

ns（最小值）

ns（最大值）

ns（最小值）

ns（最大值）

ns（最小值）

ns（最大值）

ns（最小值）

ns（最大值）

描述

在T限制

民

, T

最大

采集时间

下降沿到第一个DCLK上升沿

下降沿闹三态禁用

下降沿到DOUT三州残疾人

DCLK高脉冲宽度

DCLK低脉宽

DCLK下降沿到BUSY上升沿

数据建立时间之前DCLK的上升沿

数据有效到DCLK保持时间

后DCLK下降沿数据访问时间

上升沿DCLK忽略

上升沿到BUSY高阻抗

上升沿到DOUT高阻

笔记

在25℃下的样品进行测试，以确保遵守。所有输入信号均指定tR = tF = 5 ns的10％的规定（ 90 ％V的

），并定时从1.6 V的电压电平

马克/空间比SCLK输入是40/60至60/40 。

测得的与图1的负载电路并且被定义为所需的输出时间跨越为0.4V或2.0V。

从采取的数据输出改变0.5 V的测量时间衍生当载有图1中的电路测量的数目，然后外推

背面去除的充电或放电的50 pF电容的影响。这意味着该时间t

在时序特性所是真正的总线释放

的部分和的时间是独立的总线负载的。

特定网络阳离子如有更改，恕不另行通知。

200 A

产量

针

1.6V

50pF

200 A

图1.负载电路的数字输出时序规范

第0版

–3–

AD7843

绝对最大额定值

= 25 ° C除非另有说明）

到GND 。。。。。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+7 V

模拟输入电压至GND 。。。。。。。 0.3 V到V

+ 0.3 V

数字输入电压至GND 。。。。。。。 0.3 V到V

+ 0.3 V

数字输出电压至GND 。。。。。 0.3 V到V

+ 0.3 V

REF

到GND 。。。。。。。。。。。。。。。。。。。。 0.3 V到V

+ 0.3 V

输入电流到任何引脚除外用品

. . . . . . .

10毫安

工作温度范围

商用。。。。。。。。。。。。。。。。。。。。。。。。 -40 ° C至+ 85°C

存储温度范围。。。。。。。。。。。 -65 ° C至+ 150°C

结温。。。。。。。。。。。。。。。。。。。。。。。。。。 150℃

QSOP和TSSOP封装，功率耗散。。。。。。。 450毫瓦

热阻抗。。。。。。。。。。。 149.97 ℃/ W（ QSOP ）

。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 150.4 ℃/ W（ TSSOP ）

热阻抗。。。。。。。。。。。。。 38.8 ℃/ W（ QSOP ）

。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 27.6 ℃/ W（ TSSOP ）

焊接温度，焊接

气相（ 60秒）。。。。。。。。。。。。。。。。。。。。。。。 215℃

红外（ 15秒）。。。。。。。。。。。。。。。。。。。。。。。。。。 220℃

笔记

注意，超出上述绝对最大额定值可能会导致永久性的

损坏设备。这是一个压力只有额定值。该装置的功能操作

在这些或以上的在这个业务部门所列出的条件

特定网络阳离子是不是暗示。暴露在绝对最大额定值条件下，

长时间可能会影响器件的可靠性。

高达100 mA的瞬态电流不会造成SCR闩锁。

订购指南

模型

AD7843ARQ

AD7843ARQ-REEL

AD7843ARQ-REEL7

AD7843ARU

AD7843ARU-REEL

AD7843ARU-REEL7

EVAL-AD7843CB

EVAL -CONTROL BRD2

温度

范围

-40 ° C至+ 85°C

评估板

控制器板

线性

错误（ LSB）的

包

选项

RQ-16

RU-16

包

描述

QSOP

TSSOP

BRANDING

信息

AD7843ARQ

AD7843ARU

笔记

在这里线性误差是指积分线性误差。

RQ = 0.15"四分之一大小外形包装。

这可以作为一个独立的评估板或与评估板控制器，用于评估/演示相结合。

该评估板控制器是一个完整的单元，允许一台PC来控制，并与所有ADI公司评估板结束的沟通

CB标志。

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。虽然

在AD7843具有专用ESD保护电路，永久性的损害可能发生

器件经受高能量静电放电。因此，适当的ESD防范措施

建议避免性能下降或功能丧失。

警告！

ESD敏感器件

引脚配置QSOP / TSSOP

CC 1

X+

Y+

X–

DCLK

DIN

AD7843

忙

顶视图

Y–

（不按比例）

DOUT

GND

IN3

IN4

PENIRQ

VREF

–4–

第0版

AD7843

引脚功能描述

针

号

1, 10

助记符

X+

Y+

X–

Y–

GND

IN3

IN4

REF

PENIRQ

DOUT

功能

电源输入。在+ V

范围为AD7843的2.2 V至5.25 V两款+ V

引脚应

被直接连接在一起。

X +输入。 ADC输入通道1 。

Y +位置输入。 ADC输入通道2 。

X轴位置输入。

Y-位置输入。

模拟地。接地参考点上的AD7843的所有电路。所有的模拟输入信号和

任何外部参考信号应交由该接地电压。

辅助输入1. ADC输入通道3 。

辅助输入2， ADC输入通道4 。

参考输入的AD7843 。外部基准必须施加到该输入端。电压

范围的外部基准是1.0 V至+ V

。对于指定的性能是2.5 V.

笔中断。 CMOS逻辑漏极开路输出（要求为10kΩ 100 kΩ的上拉电阻外部）。

数据输出。逻辑输出。来自AD7843的转换结果被设置在作为该输出

串行数据流。该位同步输出DCLK输入的下降沿。该输出

高阻抗时

为高。

BUSY输出。逻辑输出。该输出为高阻态时，

为高。

数据输入。逻辑输入。数据被写入到AD7843的控制寄存器被设置在该输入

并移入在DCLK的上升沿寄存器（见控制寄存器部分）。

片选输入。低电平有效逻辑输入。该输入可发起CON-的双重功能

在AD7843版本并且还可以使串行输入/输出寄存器。

外部时钟输入。逻辑输入。 DCLK提供用于从所述部分存取数据的串行时钟。

此时钟输入也被用作时钟源为AD7843的转换过程。

忙

DIN

DCLK

术语

积分非线性

增益误差

这是由一条直线传递的最大偏差

通过ADC转换函数的端点。在最终

的传递函数的点是零刻度，一个点的1 LSB

下面的第一个代码转换，而满刻度，点1 LSB

上述最后一个码转换。

微分非线性

这是最后一个码转换的偏差（ 111 。 110）

从理想的（ 111 ， 111 ）（即，V

REF

- 1 LSB ）的偏差后，

错误已经调整了。

采样/保持捕获时间

这是所测量的和理想的1之间的差的LSB

ADC中任意两个相邻码之间变化。

偏移误差

该采样/保持放大器输入上的第五个采集阶段

已检测到DCLK后的启动位下降沿。

三DCLK周期允许的采样/保持收购

时间和输入信号将被完全获取到12位

这个时候即使是最大的DCLK指定范围内的水平

频率。见模拟输入部分更多的细节。

导通电阻

这是第一个码转换的偏差（ 00 。 000）以

从理想的，即（ 00 ， 001 ）， AGND + 1 LSB 。

这是漏极之间的欧姆电阻的量度

源开关驱动器。

第0版

–5–

特点

吞吐量： 1 MSPS

INL ： 1 LSB（最大值）（满量程的0.0015 ％）

16位分辨率，无失码

S / （N + D ） 94 dB典型值@ 45 kHz的

总谐波失真： -110 dB典型值@ 45 kHz的

差分输入范围： 2.5 V

AC和DC规格

无流水线延迟

并行（ 8/16位）和串行5 V / 3 V接口

采用5 V单电源供电

115 mW的典型功耗为15 W @ 100 SPS

掉电模式：7瓦最大

包装： 48引脚四方扁平封装（ LQFP ）

引脚到引脚的AD7664 / AD7675的兼容升级/

AD7676

应用

CT扫描仪

数据采集

仪器仪表

频谱分析

医疗器械

电池供电系统

过程控制

16位， 1 LSB INL ， 1 MSPS

差分ADC

AD7677

功能框图

AVDD AGND REF REFGND

DVDD

DGND

OVDD

AD7677

IN +

IN-

串行

PORT

交换的

CAP DAC

OGND

SER / PAR

忙

DATA [ 15：0]

时钟

RESET

并行

接口

OB/2C

BYTESWAP

控制逻辑和

校准电路

经

冲动

CNVST

概述

产品亮点

该AD7677是一款16位， 1 MSPS ，电荷再分配SAR ，

全差分，模拟 - 数字转换器，它工作在

采用5 V单电源供电。该器件内置一个高速16位

采样ADC，一个内部转换时钟，纠错

电路，以及串行和并行系统接口。

在AD7677出厂硬件校准和comprehen-

sively测试，以确保这样的交流参数作为信号 - 噪声

比（SNR）和总谐波失真（THD），除

为了获得更传统的直流参数，偏移和线性度。

它具有很高的采样速率模式（经编），对于

异步转换速率应用中，快速模式（普通）

并且，对于低功率应用中，降低功率模式（脉冲模式）

在电源被缩放的吞吐量。

它是由规定的48引脚LQFP封装，操作可用

-40 ° C至+ 85°C 。

1.优异的INL

在AD7677具有1的最大积分非线性LSB

用无遗漏的16位代码。

2.卓越的AC性能

在AD7677具有92 dB时， 94分贝典型的一个最小的动态。

3.快速吞吐量

该AD7677是1 MSPS ，电荷再分配， 16位SAR

ADC内部纠错电路。

4.单电源供电

在AD7677从5 V单电源供电，典型工作

功耗仅为115毫瓦。它的功耗减小

同的通过量。它消耗7

最多的时候

掉电。

5.串行或并行接口

多功能并行（ 8位或16位）或2线串行接口

安排与两个3 V或5 V逻辑兼容。

*专利

PENDING

第0版

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯该

可能是由于它的使用。没有获发牌照以暗示或以其他方式

在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

www.analog.com

传真： 781 / 326-8703

ADI公司， 2001

AD7677–SPECIFICATIONS

（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， OVDD = 2.7 V至5.25 V ，除非另有说明。）

参数

条件

民

典型值

最大

单位

决议

模拟量输入

电压范围

工作输入电压

模拟输入CMRR

输入电流

输入阻抗

吞吐速度

完整的周期

吞吐率

转换之间的时间

完整的周期

吞吐率

完整的周期

吞吐率

DC精度

积分非线性误差

微分线性误差

无失码

过渡噪声

+满量程误差

- 全刻度误差

零误差

+满量程误差

- 全刻度误差

零误差

电源灵敏度

AC精度

信号 - 噪声

无杂散动态范围

总谐波失真

信号与（噪声+失真）

-3 dB的输入带宽

采样动态

孔径延迟

孔径抖动

瞬态响应

参考

外部参考电压范围

外部参考电流消耗

数字输入

逻辑电平

数字输出

数据格式

流水线延迟

SINK

= 1.6毫安

来源

= –100

IN +

– V

IN-

IN + ，

IN-

到AGND

= 10千赫

1 MSPS吞吐量

–V

REF

–0.1

见模拟输入部分

1.25

800

1.5

666

0.35

在经模式

在脉冲或正常模式

AVDD = 5 V

= 20千赫

= 45千赫

= 20千赫

= 45千赫

= 20千赫

= 45千赫

= 20千赫

= 45千赫

= 45 kHz时， -60 dB输入

–25

–20

–15

–40

–20

–23

+25

+20

+15

+40

+20

+23

REF

位

MSPS

kSPS时

最低位

1, 2

最低位

位

最低位

2, 4

兆赫

ps的均方根

在经模式

在正常模式下

在脉冲模式

0.001

–1

1.4

110

–110

15.8

104.5

–103.5

满量程步骤

2.3

1 MSPS吞吐量

2.5

250

AVDD - 1.85

–0.3

2.0

–1

+0.8

DVDD + 0.3

并行或串行16位转换

结果可用之后立即

完成转换后，

0.4

OVDD - 0.6

–2–

第0版

AD7677

参数

条件

民

典型值

最大

单位

电源

指定的性能

AVDD

DVDD

OVDD

工作电流

AVDD

DVDD

OVDD

功耗

4.75

2.7

1 MSPS吞吐量

5.25

°C

666 kSPS的吞吐

100 SPS吞吐量

1 MSPS吞吐量

16.7

6.4

115

130

+85

在掉电模式

温度范围

指定的性能

民

给T

最大

–40

笔记

LSB表示最低有效位。与

2.5 V输入范围，一个LSB为76.3

在经模式。

测试了V

REF

= 2.5 V.见的规格部分定义。这些规范不包括从外部引用错误的贡献。

以dB为单位，所有规格均参考满量程输入FS 。除非另有说明，测试用的输入信号，在0.5分贝以下满刻度。

经过测试，在并行读取模式。

在脉冲模式。

分别被迫OVDD或OGND所有数字输入。

联系工厂扩展级温度范围。

特定网络阳离子如有更改，恕不另行通知。

第0版

–3–

AD7677

时序特定网络阳离子

（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， OVDD = 2.7 V至5.25 V ，除非另有说明。）

符号

参阅图11和12

脉宽转换

转换之间的时间

（经模式/普通模式/脉冲模式）

CNVST

低到繁忙的延迟

繁忙的所有模式中除

经过转换模式主串行读

（经模式/普通模式/脉冲模式）

孔径延迟

转换结束繁忙的低延迟

转换时间

（经模式/普通模式/脉冲模式）

采集时间

复位脉冲宽度

参见图13 ，图14及图15（并行接口模式）

CNVST

低到数据有效延迟

（经模式/普通模式/脉冲模式）

数据有效繁忙低延迟

总线访问请求到数据有效

总线释放时间

参见图17和图18 （主串行接口模式）

低到SYNC有效延迟

低到内部SCLK有效延迟

低到SDOUT延迟

CNVST

低到SYNC延迟时间（转换期间读取）

（经模式/普通模式/脉冲模式）

SYNC断言到SCLK第一边沿延迟

内部SCLK周期

内部SCLK高

内部SCLK LOW

SDOUT有效建立时间

SDOUT有效保持时间

SCLK最后一个边沿来同步延迟

HIGH到SYNC HI -Z

高到内部SCLK HI -Z

高到SDOUT HI -Z

在主串繁忙的转换后阅读

CNVST

低到同步断言延迟

（经模式/普通模式/脉冲模式）

SYNC拉高繁忙低延迟

参见图19和20 （从串行接口模式）

外部SCLK建立时间

外部SCLK有效沿到SDOUT延迟

SDIN建立时间

SDIN保持时间

外部SCLK周期

外部SCLK高

外部SCLK LOW

25/275/525

0.75/1/1.25

250

0.75/1/1.25

民

1/1.25/1.5

典型值

最大

单位

注1

0.75/1/1.25

见表一

0.75/1/1.25

笔记

只有经模式，转换之间的最大间隔时间为1毫秒，否则，就没有所需的最大时间。

在串行接口模式时，SYNC ，SCLK和SDOUT的时序与最大载荷C定义

10 pF的;否则，负载为60 pF的最大值。

在串行主在转换模式下读取。见表一对转换后串行主机读取模式。

特定网络阳离子如有更改，恕不另行通知。

–4–

第0版

AD7677

表一的串行时钟时序主机读取转换后

DIVSCLK[1]

DIVSCLK[0]

SYNC到SCLK第一边沿延迟最少

内部SCLK周期最短

内部SCLK周期最大

内部SCLK较高的最低

内部SCLK较低的最低

SDOUT有效建立时间最短

SDOUT有效保持时间最短

SCLK最后一个边沿到SYNC延迟最小化

繁忙的宽度最大（经编）

繁忙的最大宽度（正常）

繁忙的最大宽度（脉冲）

绝对最大额定值

1.5

1.75

2.25

2.5

100

140

3.25

3.5

200

280

100

300

5.25

5.55

5.75

单位

模拟输入

IN +

，在 -

，楼盘， REFGND 。。。。。。。。。。。。。。。。。。。。。。。。

。。。。。。。。。。。。。。。。。。。。 AVDD + 0.3 V至AGND - 0.3 V

接地电压差

AGND ， DGND ， OGND 。。。。。。。。。。。。。。。。。。。。。

0.3 V

电源电压

AVDD ， DVDD ， OVDD 。。。。。。。。。。。。。。。。。。。。。。。。。 7 V

为AVDD DVDD ， AVDD为OVDD 。。。。。。。。。。。。。。

7 V

DVDD至OVDD 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

7 V

数字输入。。。。。。。。。。。。。。。。。 0.3 V至DVDD + 0.3 V

内部功耗

。。。。。。。。。。。。。。。。。。。。 700毫瓦

结温。。。。。。。。。。。。。。。。。。。。。。。。。。 150℃

存储温度范围。。。。。。。。。。。。 -65∞C至+ 150∞C

铅温度范围

（焊接10秒）。。。。。。。。。。。。。。。。。。。。。。。。。。。 300℃

笔记

注意，超出上述绝对最大额定值可能会导致perma-

新界东北损坏设备。这是一个压力只有额定值。的功能操作

器件在这些或以上的任何其他条件，在操作说明

本规范的部分，是不是暗示。暴露在绝对最大额定值

长时间条件下可能影响器件的可靠性。

见模拟输入部分。

规范是设备在自由空气中： 48引脚LQFP ：

= 91 ° C / W ，

= 30 ° C / W 。

1.6mA

输出

针

60pF

1.4V

500 A

记

在串行接口模式下， SYNC ，SCLK和

SDOUT正时，最大负载情况确定

; 10pF的作者否则，负载为60pF最大。

图1.负载电路的数字接口时序，

SDOUT ， SYNC ， SCLK输出，C

= 10 pF的

0.8V

延迟

0.8V

延迟

0.8V

图2.电压参考电平的时序

订购指南

模型

AD7677AST

AD7677ASTRL

EVAL-AD7677CB

EVAL -CONTROL BRD2

温度范围

-40 ° C至+ 85°C

包装说明

四方扁平封装（ LQFP ）

评估板

控制器板

封装选项

ST-48

笔记

这种板可以被用作一个独立的评估板，或与EVAL -CONTROL BRD2配合用于评估/

演示目的。

此板允许PC控制，并与CB标志后缀的ADI评估板进行通信。

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。虽然

在AD7677具有专用ESD保护电路，永久性的损害可能发生

器件经受高能量静电放电。因此，适当的ESD防范措施

建议避免性能下降或功能丧失。

警告！

ESD敏感器件

第0版

–5–

特点

吞吐量： 500 kSPS时

INL ： 1 LSB（最大值）（满量程的0.0015 ％）

16位分辨率，无失码

S / （N + D ） 94 dB典型值@ 45 kHz的

总谐波失真： -110 dB典型值@ 45 kHz的

差分输入范围： 2.5 V

AC和DC规格

无流水线延迟

并行（ 8/16位）和串行5 V / 3 V接口

SPI / QSPI / MICROWIRE / DSP兼容

采用5 V单电源供电

67 mW的典型功耗为15 W @ 100 SPS

掉电模式：7瓦最大

包装： 48引脚四方扁平封装（ LQFP ）

引脚对引脚兼容的AD7675

应用

CT扫描仪

数据采集

仪器仪表

频谱分析

医疗器械

电池供电系统

过程控制

概述

16位， 1 LSB INL ，

500 kSPS时，差分ADC

AD7676

功能框图

AVDD AGND REF REFGND

DVDD

DGND

OVDD

AD7676

IN +

IN-

串行

PORT

交换的

CAP DAC

OGND

SER / PAR

忙

DATA [ 15：0]

时钟

RESET

并行

接口

OB/2C

BYTESWAP

控制逻辑和

校准电路

CNVST

产品亮点

该AD7676是一款16位， 500 kSPS时，电荷再分配SAR ，

全差分模拟 - 数字转换器，它工作在

采用5 V单电源供电。该器件内置一个高速16位

采样ADC，一个内部转换时钟，纠错

电路，以及串行和并行系统接口。

该AD7676是出厂硬件校准和全面是

测试，以确保这样的交流参数作为信号 - 噪声比（SNR）

和总谐波失真（THD），除了多

增益，偏置和线性度的传统直流参数。

它采用ADI公司的高性能制造， 0.6

微米CMOS工艺，并采用48引脚LQFP封装用

规定工作在-40° C至+ 85°C的操作。

1.优异的INL

在AD7676具有1.0的最大积分非线性LSB

无失16位代码。

2.卓越的AC性能

在AD7676具有92 dB时， 94分贝典型的一个最小的动态。

3.快速吞吐量

该AD7676是一个500 kSPS时，电荷再分配， 16位

SAR ADC具有内部误差校正电路。

4.单电源供电

在AD7676从5 V单电源供电，典型工作

功耗仅为67毫瓦。它消耗7

最多的时候

掉电。

5.串行或并行接口

多功能并行（ 8位或16位）或2线串行接口

布置有3 V或5 V逻辑兼容。

*专利

PENDING

SPI和QSPI是摩托罗拉公司的商标。

MICROWIRE是美国国家半导体公司的商标。

第0版

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯该

可能是由于它的使用。没有获发牌照以暗示或以其他方式

在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

www.analog.com

传真： 781 / 326-8703

ADI公司， 2001

AD7676–SPECIFICATIONS

（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， OVDD = 2.7 V至5.25 V ，除非另有说明。）

参数

决议

模拟量输入

电压范围

工作输入电压

模拟输入CMRR

输入电流

输入阻抗

吞吐速度

完整的周期

吞吐率

DC精度

积分非线性误差

无失码

过渡噪声

+满量程误差

- 满刻度误差

零误差

电源灵敏度

AC精度

信号 - 噪声

无杂散动态范围

总谐波失真

信号与（噪声+失真）

-3 dB的输入带宽

采样动态

孔径延迟

孔径抖动

瞬态响应

参考

外部参考电压范围

外部参考电流消耗

数字输入

逻辑电平

数字输出

数据格式

流水线延迟

电源

指定的性能

AVDD

DVDD

OVDD

工作电流

AVDD

DVDD

OVDD

功耗

在掉电模式

温度范围

指定的性能

IN +

– V

IN-

IN + ，

IN-

到AGND

= 10千赫

500 kSPS的吞吐

条件

民

–V

REF

–0.1

见模拟输入部分

500

0.35

–22

–8

+22

kSPS时

最低位

位

最低位

兆赫

ps的均方根

REF

典型值

最大

单位

位

–1

AVDD = 5 V

= 20千赫

= 45千赫

= 20千赫

= 45千赫

= 20千赫

= 45千赫

= 20千赫

= 45千赫

= 45 kHz时， -60 dB输入

0.7

110

–110

3.9

104.5

–103.5

满量程步骤

2.3

500 kSPS的吞吐

2.5

170

750

AVDD - 1.85

–0.3

+2.0

–1

+0.8

OVDD + 0.3

SINK

= 1.6毫安

来源

= –100

可用的并行或串行16位转换结果

立即完成后转换

0.4

OVDD - 0.6

4.75

2.7

500 kSPS的吞吐

9.5

3.9

5.25

°C

500 kSPS的吞吐

100 SPS吞吐量

民

给T

最大

–40

+85

笔记

LSB表示最低有效位。与

2.5 V输入范围，一个LSB为76.3

见规格部分定义。这些规范不包括从外部引用错误的贡献。

以dB为单位，所有规格均参考满量程输入FS 。除非另有说明，测试用的输入信号，在0.5分贝以下的满量程。

经过测试，在并行读取模式。

与被迫OVDD或OGND分别所有数字输入。

联系工厂扩展级温度范围。

特定网络阳离子如有更改，恕不另行通知。

–2–

第0版

AD7676

时序特定网络阳离子

（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， OVDD = 2.7 V至5.25 V ，除非另有说明。）

符号

参阅图11和12

脉宽转换

转换之间的时间

CNVST

低到繁忙的延迟

除了主机串行读取繁忙的所有模式

转换模式

孔径延迟

转换结束繁忙的低延迟

转换时间

采集时间

复位脉冲宽度

参见图13 ，图14及图15（并行接口模式）

CNVST

低到数据有效延迟

数据有效繁忙低延迟

总线访问请求到数据有效

总线释放时间

参见图16和17（主串行接口模式）

低到SYNC有效延迟

低到内部SCLK有效延迟

低到SDOUT延迟

CNVST

低到SYNC延迟

SYNC断言到SCLK第一边沿延迟

内部SCLK周期

内部SCLK高

内部SCLK LOW

SDOUT有效建立时间

SDOUT有效保持时间

SCLK最后一个边沿来同步延迟

HIGH到SYNC HI -Z

高到内部SCLK HI -Z

高到SDOUT HI -Z

在主串繁忙的转换后阅读

CNVST

低到同步断言延迟

SYNC拉高繁忙低延迟

参见图18和19 （从串行接口模式）

外部SCLK建立时间

外部SCLK有效沿到SDOUT延迟

SDIN建立时间

SDIN保持时间

外部SCLK周期

外部SCLK高

外部SCLK LOW

民

1.25

750

1.25

525

典型值

最大

单位

见表一

1.25

笔记

在串行接口模式时，SYNC ，SCLK和SDOUT的时序与最大载荷C定义

10 pF的;否则，负载为60 pF的最大值。

在串行主在转换模式下读取。见表一对转换后串行主机读取模式。

特定网络阳离子如有更改，恕不另行通知。

第0版

–3–

AD7676

表一的串行时钟时序主机读取转换后

DIVSCLK[1]

DIVSCLK[0]

SYNC到SCLK第一边沿延迟最少

内部SCLK周期最短

内部SCLK周期的典型

内部SCLK较高的最低

内部SCLK较低的最低

SDOUT有效建立时间最短

SDOUT有效保持时间最短

SCLK最后一个边沿到SYNC延迟最小化

BUSY高电平宽度最大

2.5

100

140

3.5

200

280

100

300

5.75

单位

绝对最大额定值

模拟输入

IN +

，在 -

，楼盘， REFGND 。。。。。。。。。。。。。。。。。。。。。。。。

。。。。。。。。。。。。。。。。。。。。 AVDD + 0.3 V至AGND - 0.3 V

接地电压差

AGND ， DGND ， OGND 。。。。。。。。。。。。。。。。。。。。。

0.3 V

电源电压

AVDD ， DVDD ， OVDD 。。。。。。。。。。。。。。。。。。。。。。。。。 7 V

为AVDD DVDD ， AVDD为OVDD 。。。。。。。。。。。。。。

7 V

DVDD至OVDD 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

7 V

数字输入。。。。。。。。。。。。。。。。。 0.3 V至DVDD + 0.3 V

内部功耗

。。。。。。。。。。。。。。。。。。。。 700毫瓦

结温。。。。。。。。。。。。。。。。。。。。。。。。。。 150℃

存储温度范围。。。。。。。。。。。。 -65∞C至+ 150∞C

铅温度范围

（焊接10秒）。。。。。。。。。。。。。。。。。。。。。。。。。。。 300℃

笔记

注意，超出上述绝对最大额定值可能会导致perma-

新界东北损坏设备。这是一个压力只有额定值。的功能操作

器件在这些或以上的任何其他条件，在操作说明

本规范的部分，是不是暗示。暴露在绝对最大额定值

长时间条件下可能影响器件的可靠性。

见模拟输入部分。

规范是设备在自由空气中： 48引脚LQFP ：

= 91 ° C / W ，

= 30 ° C / W 。

1.6mA

输出

针

60pF

1.4V

500 A

记

在串行接口模式下， SYNC ，SCLK和

SDOUT正时，最大负载情况确定

; 10pF的作者否则，负载为60pF最大。

图1.负载电路的数字接口时序

0.8V

延迟

0.8V

延迟

0.8V

图2.电压参考电平的时序

订购指南

模型

AD7676AST

AD7676ASTRL

EVAL-AD7676CB

EVAL -CONTROL BRD2

温度范围

-40 ° C至+ 85°C

包装说明

四方扁平封装（ LQFP ）

评估板

控制器板

包

选项

ST-48

笔记

这种板可以被用作一个独立的评估板，或与EVAL -CONTROL BRD2配合用于评估/

演示目的。

此板允许PC控制，并与CB标志后缀的ADI评估板进行通信。

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。虽然

在AD7676具有专用ESD保护电路，永久性的损害可能发生

器件经受高能量静电放电。因此，适当的ESD防范措施

建议避免性能下降或功能丧失。

警告！

ESD敏感器件

–4–

第0版

AD7676

引脚功能描述

PIN号

3, 6, 7,

40–42,

44–48

助记符

AGND

AVDD

TYPE

描述

模拟电源接地引脚

输入模拟电源引脚。名义上5 V.

无连接

BYTESWAP

OB/2C

9, 10

11, 12

SER / PAR

DATA [ 0：1]

DATA [ 2 ：3]或

DIVSCLK [0：1 ]

DI / O

DATA[4]

或EXT / INT

DI / O

DATA[5]

INVSYNC或

DATA[6]

或INVSCLK

DATA[7]

或RDC / SDIN

DI / O

OGND

OVDD

DVDD

DGND

并行模式选择（ 8/16位）。当低电平时， LSB通过D输出[ 7 ： 0 ]和MSB

通过D输出[15 ： 8 ] 。高电平时， LSB通过D输出[15 ： 8]和MSB输出

通过D [ 7：0] 。

标准二进制/二进制补码。当OB / 2C为高电平时，数字输出是

直接二进制;低电平时， MSB被倒置导致了2的补码输出

其内部移位寄存器中。

串行/并行选择输入。当低，并行端口被选中;高电平时，

串行接口模式被选择，并且数据总线的某些位被用作一个串行端口。

位0和位的并行端口数据输出总线1 。当SER / PAR为高，这些输出

是在高阻抗状态。

当SER / PAR为低，这些输出作为位2和位并行端口数据3

输出总线。

当SER / PAR为高电平， EXT / INT为低电平， RDC / SDIN低，这是

串行主机读取后转换模式。这些输入，串行端口的一部分，用来减缓

下来，如果需要的话，内部串行时钟，钟表的数据输出。在其它串行

模式，这些输入未被使用。

当SER / PAR为低，此输出用作并行端口数据输出总线的位4 。

当SER / PAR为高电平时，此输入，串行端口的一部分，作为一个数字选择输入

可供选择的内部或外部的数据时钟。与EXT / INT连接到低电平，内部

时钟选择在SCLK输出。与EXT / INT设定为逻辑高电平时，输出数据是

同步连接到SCLK输入的外部时钟信号。

当SER / PAR为低，此输出用作并行端口数据输出总线的位5 。

当SER / PAR为高电平时，此输入，串行端口的一部分，用于选择激活状态

该同步信号。低电平时， SYNC为高电平有效。高电平时， SYNC为低电平有效。

当SER / PAR为低，此输出用作并行端口数据输出总线的位6 。

当SER / PAR为高，此输入，串行口的一部分，是用来反转SCLK

信号。这是活跃在主机和从机模式。

当SER / PAR为低，此输出用作并行端口数据输出总线的位7 。

当SER / PAR为高，该输入，串行端口的一部分，用作任何外部

数据输入或取决于EXT / INT状态的读取模式选择输入。

当EXT / INT为高， RDC / SDIN可以作为一个数据输入到菊花链中

从两个或多个ADC的转换结果到一个单一SDOUT线。该数字数据

上SDIN水平上输出数据用的16个SCLK周期的延迟的开始后

读序列。当EXT / INT为低时， RDC / SDIN用于选择读模式。

当RDC / SDIN为高电平时，该数据是在转换过程中就SDOUT输出。当

RDC / SDIN为低，在SDOUT数据isoutput只有当转换完成。

输入/输出接口数字电源地

输入/输出接口数字电源。名义上，在相同的电源比的供应

主机接口（5V或3V）。

数字电源。名义上在5 V.

数字电源地

第0版

–5–

特点

吞吐量： 100 kSPS时

INL ： 1.5 LSB（最大值）（满量程的0.0015 ％）

16位分辨率，无失码

S / （N + D ） 94 dB典型值@ 45 kHz的

总谐波失真： -110 dB典型值@ 45 kHz的

差分输入范围： 2.5 V

AC和DC规格

无流水线延迟

并行（ 8/16位）和串行5 V / 3 V接口

SPI / QSPI / MICROWIRE / DSP兼容

采用5 V单电源供电

15 mW的典型功耗为15 W @ 100 SPS

掉电模式：7瓦最大

包装： 48引脚四方扁平封装（ LQFP ）

引脚对引脚兼容的AD7660

更换AD676的， AD677

应用

CT扫描仪

数据采集

仪器仪表

频谱分析

医疗器械

电池供电系统

过程控制

概述

产品亮点

AVDD AGND REF REFGND

16位100 kSPS时，

差分ADC

AD7675

功能框图

DVDD

DGND

OVDD

AD7675

IN +

IN-

串行

PORT

交换的

CAP DAC

OGND

SER / PAR

忙

DATA [ 15：0]

时钟

RESET

并行

接口

OB/2C

BYTESWAP

控制逻辑和

校准电路

CNVST

该AD7675是一款16位， 100 kSPS时，电荷再分配SAR ，

全差分模拟 - 数字转换器，它工作在

采用5 V单电源供电。该器件内置一个高速16位

采样ADC，一个内部转换时钟，纠错

电路，以及串行和并行系统接口。

该AD7675是出厂硬件校准和全面是

测试，以确保这样的交流参数作为信号 - 噪声比（SNR）

和总谐波失真（THD），除了多

增益，偏置和线性度的传统直流参数。

它采用ADI公司的高性能制造， 0.6

微米CMOS工艺，并采用48引脚LQFP封装用

规定工作在-40° C至+ 85°C的操作。

1.优异的INL

在AD7675具有1.5的最大积分非线性LSB

无失16位代码。

2.卓越的AC性能

在AD7675具有92 dB时， 94分贝典型的一个最小的动态。

3.快速吞吐量

的AD7675是100 kSPS时，电荷再分配， 16位

SAR ADC具有内部误差校正电路。

4.单电源供电

在AD7675从5 V单电源供电，典型工作

功耗仅为17毫瓦。它的功耗减小

与吞吐量，例如，仅15

在100 SPS

吞吐量。它消耗7

最大掉电时。

5.串行或并行接口

多功能并行（ 8位或16位）或2线串行接口

布置有3 V或5 V逻辑兼容。

*专利

PENDING

SPI和QSPI是摩托罗拉公司的商标。

MICROWIRE是美国国家半导体公司的商标。

第0版

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯该

可能是由于它的使用。没有获发牌照以暗示或以其他方式

在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

www.analog.com

传真： 781 / 326-8703

ADI公司， 2001

AD7675–SPECIFICATIONS

（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， OVDD = 2.7 V至5.25 V ，除非另有说明。）

参数

决议

模拟量输入

电压范围

工作输入电压

模拟输入CMRR

输入电流

输入阻抗

吞吐速度

完整的周期

吞吐率

DC精度

积分非线性误差

无失码

过渡噪声

+满量程误差

- 满刻度误差

零误差

电源灵敏度

AC精度

信号 - 噪声

无杂散动态范围

总谐波失真

信号与（噪声+失真）

-3 dB的输入带宽

采样动态

孔径延迟

孔径抖动

瞬态响应

参考

外部参考电压范围

外部参考电流消耗

数字输入

逻辑电平

数字输出

数据格式

流水线延迟

电源

指定的性能

AVDD

DVDD

OVDD

工作电流

AVDD

DVDD

OVDD

功耗

在掉电模式

温度范围

指定的性能

IN +

– V

IN-

IN + ，

IN-

到AGND

= 10千赫

100 kSPS的吞吐

条件

民

–V

REF

–0.1

见模拟输入部分

100

+1.5

0.35

–22

–8

+22

kSPS时

最低位

位

最低位

兆赫

ps的均方根

REF

典型值

最大

单位

位

–1.5

AVDD = 5 V

= 20千赫

= 45千赫

= 20千赫

= 45千赫

= 20千赫

= 45千赫

= 20千赫

= 45千赫

= 45 kHz时， -60 dB输入

0.5

110

–110

3.9

104.5

–103.5

满量程步骤

2.3

100 kSPS的吞吐

2.5

8.75

AVDD - 1.85

–0.3

+2.0

–1

+0.8

DVDD + 0.3

SINK

= 1.6毫安

来源

= –100

可用的并行或串行16位转换结果

立即完成后转换

0.4

OVDD - 0.6

4.75

2.7

300 kSPS的吞吐

750

7.5

5.25

°C

100 kSPS的吞吐

100 SPS吞吐量

民

给T

最大

–40

+85

笔记

LSB表示最低有效位。与

2.5 V输入范围，一个LSB为76.3

见规格部分定义。这些规范不包括从外部引用错误的贡献。

以dB为单位，所有规格均参考满量程输入FS 。除非另有说明，测试用的输入信号，在0.5分贝以下的满量程。

经过测试，在并行读取模式。

分别被迫OVDD或OGND所有数字输入。

联系工厂扩展级温度范围。

特定网络阳离子如有更改，恕不另行通知。

–2–

第0版

AD7675

时序特定网络阳离子

（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， OVDD = 2.7 V至5.25 V ，除非另有说明。）

符号

参阅图11和12

脉宽转换

转换之间的时间

CNVST

低到繁忙的延迟

除了主机串行读取繁忙的所有模式

经过转换模式

孔径延迟

转换结束繁忙的低延迟

转换时间

采集时间

复位脉冲宽度

参见图13 ，图14及图15（并行接口模式）

CNVST

低到数据有效延迟

数据有效繁忙低延迟

总线访问请求到数据有效

总线释放时间

参见图16和17（主串行接口模式）

低到SYNC有效延迟

低到内部SCLK有效延迟

低到SDOUT延迟

CNVST

低到SYNC延迟

SYNC断言到SCLK第一边沿延迟

内部SCLK周期

内部SCLK高

内部SCLK LOW

SDOUT有效建立时间

SDOUT有效保持时间

SCLK最后一个边沿来同步延迟

HIGH到SYNC HI -Z

高到内部SCLK HI -Z

高到SDOUT HI -Z

在主串繁忙的转换后阅读

CNVST

低到同步断言延迟

SYNC拉高繁忙低延迟

参见图18和19 （从串行接口模式）

外部SCLK建立时间

外部SCLK有效沿到SDOUT延迟

SDIN建立时间

SDIN保持时间

外部SCLK周期

外部SCLK高

外部SCLK LOW

民

1.25

8.75

1.25

525

典型值

最大

单位

见表一

1.25

笔记

在串行接口模式时，SYNC ，SCLK和SDOUT的时序与最大载荷C定义

10 pF的;否则，负载为60 pF的最大值。

在串行主在转换模式下读取。见表一对转换后串行主机读取模式。

特定网络阳离子如有更改，恕不另行通知。

第0版

–3–

AD7675

表一的串行时钟时序主机读取转换后

DIVSCLK[1]

DIVSCLK[0]

SYNC到SCLK第一边沿延迟最少

内部SCLK周期最短

内部SCLK周期的典型

内部SCLK较高的最低

内部SCLK较低的最低

SDOUT有效建立时间最短

SDOUT有效保持时间最短

SCLK最后一个边沿到SYNC延迟最小化

BUSY高电平宽度最大

绝对最大额定值

2.5

100

140

3.5

200

280

100

300

5.75

单位

模拟输入

IN +

，在 -

，楼盘， REFGND 。。。。。。。。。。。。。。。。。。。。。。。。

。。。。。。。。。。。。。。。。。。。。 AVDD + 0.3 V至AGND - 0.3 V

接地电压差

AGND ， DGND ， OGND 。。。。。。。。。。。。。。。。。。。。。

0.3 V

电源电压

AVDD ， DVDD ， OVDD 。。。。。。。。。。。。。。。。。。。。。。。。。 7 V

为AVDD DVDD ， AVDD为OVDD 。。。。。。。。。。。。。。

7 V

DVDD至OVDD 。。。。。。。。。。。。。。。。。。。。。。。。。。。。

7 V

数字输入。。。。。。。。。。。。。。。。 0.3 V至DVDD + 0.3 V

内部功耗

。。。。。。。。。。。。。。。。。。。。 700毫瓦

结温。。。。。。。。。。。。。。。。。。。。。。。。。 150℃

存储温度范围。。。。。。。。。。。。 -65∞C至+ 150∞C

铅温度范围

（焊接10秒）。。。。。。。。。。。。。。。。。。。。。。。。。。 300℃

笔记

注意，超出上述绝对最大额定值可能会导致perma-

新界东北损坏设备。这是一个压力只有额定值。的功能操作

器件在这些或以上的任何其他条件，在操作说明

本规范的部分，是不是暗示。暴露在绝对最大额定值

长时间条件下可能影响器件的可靠性。

见模拟输入部分。

规范是设备在自由空气中： 48引脚LQFP ：

= 91 ° C / W ，

= 30 ° C / W 。

1.6mA

输出

针

60pF

1.4V

500 A

记

在串行接口模式下， SYNC ，SCLK和

SDOUT正时，最大负载情况确定

; 10pF的作者否则，负载为60pF最大。

图1.负载电路的数字接口时序， SDOUT ，

SYNC ， SCLK输出，C

= 10 pF的

0.8V

延迟

0.8V

延迟

0.8V

图2.电压参考电平的时序

订购指南

模型

AD7675AST

AD7675ASTRL

EVAL-AD7675CB

EVAL -CONTROL BRD2

温度范围

-40 ° C至+ 85°C

包装说明

四方扁平封装（ LQFP ）

评估板

控制器板

包

选项

ST-48

笔记

这种板可以被用作一个独立的评估板，或与EVAL -CONTROL BRD2配合用于评估/

演示目的。

此板允许PC控制，并与CB标志后缀的ADI评估板进行通信。

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。虽然

在AD7675具有专用ESD保护电路，永久性的损害可能发生

器件经受高能量静电放电。因此，适当的ESD防范措施

建议避免性能下降或功能丧失。

警告！

ESD敏感器件

–4–

第0版

AD7675

引脚功能描述

PIN号

3, 6, 7,

40–42,

44–48

助记符

AGND

AVDD

TYPE

描述

模拟电源接地引脚

输入模拟电源引脚。名义上5 V.

无连接

BYTESWAP

OB/2C

9, 10

11, 12

SER / PAR

DATA [ 0：1]

DATA [ 2 ：3]或

DIVSCLK [0：1 ]

DI / O

DATA[4]

或EXT / INT

DI / O

DATA[5]

INVSYNC或

DATA[6]

或INVSCLK

DATA[7]

或RDC / SDIN

DI / O

OGND

OVDD

DVDD

DGND

并行模式选择（ 8/16位）。当低电平时， LSB通过D输出[ 7 ： 0 ]与MSB的

在D输出的[15 ： 8 ] 。高电平时， LSB通过D输出[15 ： 8 ]和MSB通过D输出[ 7 ： 0 ] 。

标准二进制/二进制补码。当OB / 2C为高电平时，数字输出是

直接二进制;低电平时， MSB被倒置导致了2的补码输出

其内部移位寄存器中。

串行/并行选择输入。当低，并行端口被选中;高电平时，

串行接口模式被选择，并且数据总线的某些位被用作一个串行端口。

位0和位的并行端口数据输出总线1 。当SER / PAR为高电平时，这些输出是

高阻抗。

当SER / PAR为低，这些输出作为第2位和并行端口的3

数据输出总线。

当SER / PAR为高电平， EXT / INT为低电平， RDC / SDIN是低，这是串行

转换后的主模式读取。这些输入，串行口的一部分，是用来减慢，如果

需要的话，内部串行时钟，钟表的数据输出。在其它串行模式，这些

输入不被使用。

当SER / PAR为低，此输出用作并行端口数据输出总线的位4 。

当SER / PAR为高电平时，此输入，串行端口的一部分，作为一个数字选择输入为

选择内部或外部的数据时钟。与EXT / INT连接到低电平，内部时钟

选择在SCLK输出。与EXT / INT设定为逻辑高电平时，输出数据被同步

给连接到SCLK输入的外部时钟信号。

当SER / PAR为低，此输出用作并行端口数据输出总线的位5 。

当SER / PAR为高电平时，该输入，串行端口的一部分，用于选择的活动状态

同步信号。低电平时， SYNC为高电平有效。高电平时， SYNC为低电平有效。

当SER / PAR为低，此输出用作并行端口数据输出总线的位6 。

当SER / PAR为高，此输入，串行口的一部分，用于反转SCLK信号。

这是活跃在主机和从机模式。

当SER / PAR为低，此输出用作并行端口数据输出总线的位7 。

当SER / PAR为高电平时，此输入，串行端口的一部分，作为任一外部数据

输入或取决于EXT / INT的状态的读出模式的选择输入。

当EXT / INT为高， RDC / SDIN可以作为一个数据输入到菊花链CON组

从两个或多个ADC的版本的结果到一个单一SDOUT线。数字数据上水平

SDIN上输出数据用的16个SCLK周期的延迟读出的开始之后

序列。当EXT / INT为低时， RDC / SDIN用于选择读模式。当RDC /

SDIN是高电平时，数据是在转换过程中就SDOUT输出。当RDC / SDIN为低，

该数据是在SDOUT输出，只有当转换完成。

输入/输出接口数字电源地

输入/输出接口数字电源。名义上，在相同的电源比的供应

主机接口（5V或3V）。

数字电源。名义上在5 V.

数字电源地

第0版

–5–

特点

吞吐量：

570 kSPS时（经模式）

500 kSPS时（正常模式）

INL ： 2.5 LSB（最大值）（满量程的0.0038 ％）

16位分辨率，无失码

S / （N + D ） 90 dB典型值@ 180千赫

总谐波失真： -100 dB典型值@ 180千赫

模拟输入电压范围：

双极性： 10 V ， 5 V ， 2.5 V

单极性： 0 V至10 V ， 0 V至5 V ， 0 V至2.5 V

AC和DC规格

无流水线延迟

并行（ 8/16位）和串行5 V / 3 V接口

采用5 V单电源供电

功耗

64 mW的典型

15瓦@ 100 SPS

掉电模式：7瓦最大

包装： 48引脚四方扁平封装（ LQFP ）

引脚到引脚的AD7664 / AD7663的兼容升级

应用

数据采集

通讯

仪器仪表

频谱分析

医疗器械

过程控制

概述

IND(4R)

INC(4R)

INB(2R)

INA （R）的

INGND

16位570 kSPS的CMOS ADC

AD7665*

功能框图

AVDD AGND REF REFGND

交换的

CAP DAC

并行16

接口

RESET

时钟

控制逻辑和

校准电路

DVDD

DGND

AD7665

串行

PORT

OVDD

OGND

SER / PAR

忙

DATA [ 15：0]

OB/2C

BYTESWAP

经

冲动

CNVST

产品亮点

该AD7665是一款16位， 570 kSPS时，电荷再分配SAR ，

模拟 - 数字转换器，采用单5V电源

供应量。它包含一个高速16位采样ADC，一个电阻

输入分频器，它允许不同的输入范围，内部CON-

版本时钟，纠错电路，以及串行和

并行系统接口。

该AD7665是硬件工厂校准，并comprehen-

sively测试，以确保这样的交流参数作为信号 - 噪声比

信噪比（SNR）和总谐波失真（THD），除

增益，偏置和线性度较传统的直流参数。

它具有很高的采样速率模式（经编），对于

异步转换速率应用中，快速模式（去甲

MAL ），对于低功耗应用中，低功耗模式

（脉冲），其中所述功率缩放的吞吐量。这是

利用ADI公司的高性能制造， 0.6微米

CMOS工艺，并采用48引脚LQFP封装与操作

从-40 ° C至+ 85°C中给定。

*专利

正在申请中。

1.快速吞吐量

的AD7665是非常高的速度（ 570 kSPS时在经模式

而500 kSPS时在正常模式下），电荷再分配，

16位SAR ADC 。

2.单电源供电

在AD7665采用单5V电源，消散

仅64 mW的典型，甚至更低时，降低吞吐量

用于与低功耗模式（脉冲）和一个加电

掉电模式。

3.卓越的INL

在AD7665具有2.5的最大积分非线性LSB

无失16位代码。

4.串行或并行接口

多功能并行（ 8位或16位）或2线串行接口

安排与两个3 V或5 V逻辑兼容。

第0版

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯该

可能是由于它的使用。没有获发牌照以暗示或以其他方式

在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

www.analog.com

传真： 781 / 326-8703

ADI公司， 2001

AD7665–SPECIFICATIONS

（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， OVDD = 2.7 V至5.25 V ，除非另有说明。）

参数

决议

模拟量输入

电压范围

共模输入电压

模拟输入CMRR

输入阻抗

吞吐速度

完整的周期

吞吐率

转换之间的时间

完整的周期

吞吐率

完整的周期

吞吐率

DC精度

积分非线性误差

无失码

过渡噪声

双极性零误差

, T

民

给T

最大

双极满量程误差，T

民

给T

最大

单极性零误差

, T

民

给T

最大

单极性满量程误差

, T

民

给T

最大

电源灵敏度

AC精度

信号 - 噪声

无杂散动态范围

总谐波失真

信号与（噪声+失真）

-3 dB的输入带宽

采样动态

孔径延迟

孔径抖动

瞬态响应

参考

外部参考电压范围

外部参考电流消耗

数字输入

逻辑电平

数字输出

数据格式

流水线延迟

电源

指定的性能

AVDD

DVDD

OVDD

工作电流

AVDD

DVDD

OVDD

SINK

= 1.6毫安

来源

= –570

条件

民

典型值

最大

单位

位

IND

– V

INGND

= 180千赫

4 REF ， 0 V至4 REF ，

2 REF （见表一）

–0.1

+0.5

见表一

1.75

570

500

2.25

444

+2.5

0.7

在经模式

在正常模式下

在脉冲模式

–2.5

kSPS时

最低位

位

最低位

％ FSR的

最低位

兆赫

ps的均方根

5 V范围，正常或

脉冲模式

其他范围或模式

–25

–0.06

–0.25

–0.18

–0.38

9.5

100

–100

3.6

+25

+0.06

+0.25

+0.18

+0.38

AVDD = 5 V

= 10千赫

= 180千赫

= 10千赫

= 180千赫， -60 dB输入

88.5

满量程步骤

2.3

570 kSPS的吞吐

2.5

114

2.7

–0.3

+2.0

–1

+0.8

DVDD + 0.3

并行或串行16位

转换结果立即可用

转换完成后，

0.4

OVDD - 0.6

4.75

2.7

570 kSPS的吞吐

5.25

4.5

–2–

第0版

AD7665

参数

电源供应器（续）

功耗

5, 6

条件

444 kSPS的吞吐

100 SPS吞吐量

570 kSPS的吞吐

民

典型值

最大

107

+85

单位

°C

在掉电模式

温度范围

指定的性能

民

给T

最大

–40

笔记

LSB表示最低有效位。与

5 V输入范围，一个LSB为152.588

见规格部分定义。这些规范不包括从外部引用错误的贡献。

以dB为单位，所有规格均参考满量程输入FS 。除非另有说明，测试用的输入信号，在0.5分贝以下满刻度。

在经模式。

经过测试，在并行读取模式。

测试了0 V至5 V范围和V

– V

INGND

= 0 V参见功耗部分。

在脉冲模式。

随着OVDD低于DVDD + 0.3 V和所有数字输入被迫OVDD或OGND尊重结构延续。

联系工厂扩展级温度范围。

特定网络阳离子如有更改，恕不另行通知。

表一，模拟量输入配置

输入电压

范围

4 REF

2 REF

REF

0 V至REF 4

0 V至REF 2

0 V至REF

IND （4R）

INC。（4R）

INGND

INB （2R）

INGND

INA （R）的

REF

INGND

输入

阻抗

5.85 k

3.41 k

2.56 k

3.41 k

2.56 k

注2

笔记

典型的模拟输入阻抗。

对于该范围的输入为高阻抗。

时序特定网络阳离子

（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， OVDD = 2.7 V至5.25 V ，除非另有说明。）

符号

民

1.75/2/2.25

典型值

最大

单位

参阅图11和12

脉宽转换

转换之间的时间

（经模式/普通模式/脉冲模式）

CNVST

低到繁忙的延迟

繁忙的所有模式除了在主后，串行读

转换模式（经模式/普通模式/脉冲模式）

孔径延迟

转换结束繁忙的低延迟

转换时间（扭曲模式/普通模式/脉冲模式）

采集时间

复位脉冲宽度

参见图13 ，图14及图15（并行接口模式）

CNVST

低到数据有效延迟

（经模式/普通模式/脉冲模式）

数据有效繁忙低延迟

总线访问请求到数据有效

总线释放时间

参见图17和图18 （主串行接口模式）

低到SYNC有效延迟

低到内部SCLK有效延迟

低到SDOUT延迟

CNVST

低到SYNC延迟时间（转换期间读取）

（经模式/普通模式/脉冲模式）

第0版

–3–

注1

0.75/1/1.25

25/275/525

AD7665

时序规范（续）

符号

SYNC断言到SCLK第一边沿延迟

内部SCLK周期

内部SCLK高

内部SCLK LOW

SDOUT有效建立时间

SDOUT有效保持时间

SCLK最后一个边沿来同步延迟

HIGH到SYNC HI -Z

高到内部SCLK HI -Z

高到SDOUT HI -Z

在主串繁忙的转换后阅读

CNVST

低到同步断言延迟

掌握转换后串行读

SYNC拉高繁忙低延迟

参见图19和21 （从串行接口模式）

外部SCLK建立时间

外部SCLK有效沿到SDOUT延迟

SDIN建立时间

SDIN保持时间

外部SCLK周期

外部SCLK高

外部SCLK LOW

民

9.5

4.5

典型值

最大

单位

见表二

0.75/1/1.25

笔记

只有经模式，转换之间的最大间隔时间为1毫秒，否则，就没有所需的最大时间。

在串行接口模式时，SYNC ，SCLK和SDOUT的时序与最大载荷C定义

10 pF的;否则，负载为60 pF的最大值。

在串行主在转换模式下读取。见表二。

特定网络阳离子如有更改，恕不另行通知。

表II中。的串行时钟时序主机读取转换后

DIVSCLK[1]

DIVSCLK[0]

SYNC到SCLK第一边沿延迟最少

内部SCLK周期最短

内部SCLK周期最大

内部SCLK较高的最低

内部SCLK较低的最低

SDOUT有效建立时间最短

SDOUT有效保持时间最短

SCLK最后一个边沿到SYNC延迟最小化

繁忙的宽度最大（经编）

繁忙的最大宽度（正常）

繁忙的最大宽度（脉冲）

9.5

4.5

1.5

1.75

2.25

2.5

100

140

3.25

3.5

200

280

100

300

5.25

5.5

5.75

单位

–4–

第0版

AD7665

1.6mA

引脚配置

48引脚LQFP

(ST-48)

IND(4R)

INC(4R)

INB(2R)

INA （R）的

1.4V

500 A

48 47 46 45 44 43 42 41 40 39 38 37

注意：

在串行接口模式下， SYNC ，SCLK和

SDOUT正时，最大负载情况确定

; 10pF的作者否则，负载为60pF最大。

AGND

AVDD

BYTESWAP

OB/2C

经

冲动

SER / PAR

D2/DIVSCLK[0]

D3/DIVSCLK[1]

60pF

REFGND

REF

AGND

CNVST

RESET

DGND

忙

D15

D14

D13

D12

销1

识别码

图1.负载电路的数字接口时序， SDOUT ，

SYNC ， SCLK输出，C

= 10 pF的

AD7665

顶视图

（不按比例）

0.8V

延迟

0.8V

延迟

0.8V

NC =无连接

13 14 15 16 17 18 19 20 21 22 23 24

D7/RDC/SDIN

OGND

DVDD

DGND

OVDD

D4/EXT/INT

D5/INVSYNC

D6/INVSCLK

D8/SDOUT

D9/SCLK

D10/SYNC

INGND

输出

针

图2.电压参考电平的时序

绝对最大额定值

模拟输入

IND

， INC。

， INB

。。。。。。。。。。。。。。。。。。。 -11 V至+30 V

INA ，楼盘， INGND ， REFGND

。。。。。。。。。。。。。。。。。。。。 AGND - 0.3 V至AVDD + 0.3 V

接地电压差

AGND ， DGND ， OGND 。。。。。。。。。。。。。。。。。。。。。

0.3 V

电源电压

AVDD ， DVDD ， OVDD 。。。。。。。。。。。。。。。。。。。。。。。。。 7 V

为AVDD DVDD ， AVDD为OVDD 。。。。。。。。。。。。。

7 V

DVDD至OVDD 。。。。。。。。。。。。。。。。。。。。。。。。。。。。

7 V

数字输入。。。。。。。。。。。。。。。 0.3 V至DVDD + 0.3 V

内部功耗

。。。。。。。。。。。。。。。。。。。 700毫瓦

结温。。。。。。。。。。。。。。。。。。。。。。。。。 150℃

存储温度范围。。。。。。。。。。。。 -65∞C至+ 150∞C

铅温度范围

（焊接10秒）。。。。。。。。。。。。。。。。。。。。。。。。。。 300℃

笔记

注意，超出上述绝对最大额定值可能会导致perma-

新界东北损坏设备。这是一个压力只有额定值。的功能操作

器件在这些或以上的任何其他条件，在操作说明

本规范的部分，是不是暗示。暴露在绝对最大额定值

长时间条件下可能影响器件的可靠性。

见模拟输入部分。

规范是设备在自由空气中： 48引脚LQFP ：

= 91 ° C / W ，

= 30 ° C / W 。

订购指南

模型

AD7665AST

AD7665ASTRL

EVAL-AD7665CB

EVAL -CONTROL BRD2

温度范围

-40 ° C至+ 85°C

包装说明

四方扁平封装（ LQFP ）

评估板

控制器板

封装选项

ST-48

笔记

这种板可以被用作一个独立的评估板，或与EVAL -CONTROL BRD2配合用于评估/演示。

此板允许PC控制，并与CB标志后缀的ADI评估板进行通信。

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。虽然

在AD7665具有专用ESD保护电路，永久性的损害可能发生

器件经受高能量静电放电。因此，适当的ESD防范措施

建议避免性能下降或功能丧失。

警告！

ESD敏感器件

第0版

–5–

D11/RDERROR

初步的技术数据

特点

高吞吐量： 3MSPS

宽输入带宽： 50MHz的

无流水线延迟与SAR ADC

卓越的DC精度性能

两个并行接口模式

低功耗：

为90mW （全功率），并为5mW （ NAP模式）

待机模式：最大1μA

+ 5V单电源操作

内部+ 2.5V基准

满量程超量程模式（使用第15位）

通过用户访问偏移寄存器系统偏移去除

额定0 + 2.5V输入，变速范围能力

引脚兼容的12位AD7482升级

概述

VREF3

BUF

3MSPS,

14位SAR ADC

AD7484

功能框图

AVDD AGND CBIAS DVDD DGND

VREF1

VREF2

2.5 V

参考

VIN

T / H

14位错误

校正特区

AD7484

MODE1

MODE2

D14

D13

D12

D11

D10

夹

觉

STBY

RESET

CONVST

VDRIVE

控制

逻辑和I / O

该AD7484是一款14位，高速，低功耗，演替

西伯逼近型ADC 。该器件具有一个并行

接口吞吐率高达3MSPS 。部分

包含一个低噪声，宽带宽采样/保持放大器

它可以处理超过50MHz的输入频率。

转换过程是一种专有的算法suc-

cessive逼近技术，该技术的效果在没有

流水线延迟。该输入信号被采样和转换

锡永上的下降沿启动

CONVST

信号。转换过程中，通过一个接口来控制

应受修剪振荡器。接口是通过标准

使得部分直接兼容并行信号线

与微控制器和DSP 。

该AD7484提供出色的交流和直流性能

规格。工厂调整技术，确保高直流精度

导致极低的INL ，失调和增益误差。

该器件采用先进的设计技术，以达到非常

低功耗在高吞吐量。动力

在正常工作模式下功耗为90mW的功率。

有两种省电模式： NAP模式，

保持基准电路正常工作的快速开机

而功耗为5mW和待机模式，

降低功耗仅为5μW 。

写

忙

在AD7484具有一个板载+ 2.5V基准，但

该部分也可以容纳一个外部提供

+ 2.5V参考源。标称模拟输入范围

为0 + 2.5V ，但偏移移位功能让这

额定范围由+/- 200mV的偏移。这允许

在设置底端用户很大的灵活性

信号范围，一个有用的功能，当参考点

采用单电源运算放大器。

该AD7484还为用户提供了一个8 ％的超范围

通过一个15位的能力。因此，如果模拟输入范围

标称外杂散电容由高达8％，则用户仍然可以

准确地通过使用第15位解析信号。

该AD7484是从+ 4.75V供电至+ 5.25V支持

层。该器件还提供了一个V

DRIVE

销，它允许

用户设置的电压电平的数字接口线。

的范围内对本V

DRIVE

脚是+ 2.7V至+ 5.25V 。

该器件采用48引脚LQFP封装，

在指定的-40 ° C至+ 85 °C温度范围。

REV 。中国01年7月13日

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯

这可能是由于它的使用。没有获发牌照以暗示或

否则，在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

万维网网站： http://www.analog.com

传真： 781 / 326-8703

ADI公司， 2001

初步的技术数据

AD7484–SPECIFICATIONS

参数

动态性能

信号与噪声+失真比（SINAD ）

信噪比（SNR）的

总谐波失真（ THD ）

峰值谐波或杂散噪声（ SFDR ）

互调失真（ IMD ）

二阶条款

三阶条款

孔径延迟

孔径抖动

全功率带宽

DC精度

决议

积分非线性

微分非线性

偏移误差

增益误差

模拟量输入

输入电压

直流漏电流

输入电容

参考输入/输出

REF

输入电压

REF

输入直流漏电流

REF

输入电容

REF

输出电压

REF

错误25°C

REF

偏差T

民

给T

最大

REF

输出阻抗

逻辑输入

输入高电压，V

INH

输入低电压，V

INL

输入电流I

输入电容，C

IN2

逻辑输出

输出高电压，V

输出低电压，V

浮态泄漏电流

浮态输出电容

2,3

输出编码

转化率

转换时间

采样/保持捕获时间

吞吐率

电源要求

DRIVE

正常模式（静态）

正常模式（工作）

打盹模式

待机模式

7/13/01

规范

-90

待定

±1

待定

±1

±1.5

-200

+2.7

待定

+2.5

±1

待定

+2.5

待定

0.4

待定

= 25℃ ，V

= 4.75 V至5.25 V ，V

DRIVE

= 2.7 V至5.25 V ，

样品

= 3MSPS ）

单位

民

最大

测试条件/评论

= 100KHz的正弦波

dB典型值

纳秒（典型值）

ps的典型值

兆赫（典型值）

位

最低位

@ 3分贝

@ 0.1分贝

最大

典型值

最大

典型值

最大

保证无漏码到14位

毫伏分钟

伏最大

μA（最大值）

pF的典型值

伏

μA（最大值）

pF的最大

V NOM

毫伏最大

TYP

V分钟

V最大

μA（最大值）

pF的最大

对于指定的性能的±1％

DRIVE

- 0.2

V分钟

0.4

V最大

待定

μA（最大值）

待定

pF的最大

直（自然科学）二进制

待定

+2.7

+5.25

待定

–2–

ns（最大值）

正弦波输入

ns（最大值）

满量程阶跃输入

MSPS最高

伏

V分钟

V最大

毫安（典型值）

μA（最大值）

±5%

REV 。中国

初步的技术数据

AD7484

参数

电源要求

（续）

功耗

正常模式（工作）

打盹模式

待机模式

笔记

温度范围为： -40 ° C至+ 85°C 。

请参阅术语

样品测试@ + 25°C ，以确保符合

特定网络阳离子如有更改，恕不另行通知。

规范

单位

测试条件/评论

毫瓦MAX

μW最大

时序特性

1,2

所有特定网络阳离子牛逼

参数

数据读取

采集时间

转换时间

安静的时间转换开始之前

转换过程中安静的时间

CONVST

脉冲宽度

CONVST

下降沿到

忙

下降沿

下降沿到

下降沿

总线访问时间

CONVST

下降沿到有效的新数据

忙

边缘上升到新的数据有效

总线释放时间

上升沿

数据写入

把脉冲宽度

数据建立时间

数据保持时间

下降沿来写上升沿

WRITE下降沿到

上升沿

符号

ACQ

CONV

安静

QUIET 2

= 5 V± 5 ％， AGND = DGND = 0 V ，V

REF

=内部;

民

给T

最大

并适用于V

DRIVE

= 2.7 V至5.25 V ，除非另有说明）

民

待定

典型值

最大

单位

待定

REV 。中国

7/13/01

–3–

初步的技术数据

AD7484

绝对最大额定值

= + 25 ° C除非另有说明）

引脚配置

到GND 。。。。。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+7 V

DRIVE

到GND 。。。。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+7 V

模拟输入电压至GND 。。 -0.3 V至AV

+ 0.3 V

数字输入电压至GND 。。 -0.3 V到DV

+ 0.3 V

REF IN至GND 。。。。。。。。。。。。。 -0.3 V至AV

+ 0.3 V

输入电流至任意引脚除外用品。。。。。。。 ± 10毫安

工作温度范围

商用。。。。。。。。。。。。。。。。。。。。。。 -40 ° C至+ 85°C

存储温度范围。。。。。。。 -65 ° C至+ 150°C

结温。。。。。。。。。。。。。。。。。。。。。。。 + 150°C

48引脚LQFP封装，功率耗散。。。。。。。。 T B

热阻抗。。。。。。。。。。。。。。。。。。。。 50 ° C / W

10°C/W

热阻抗。。。。。。。。。。。。。。。。。。。

焊接温度，焊接

气相（ 60秒）。。。。。。。。。。。。。。。。。。。 + 215℃

朝闻天下（ 15秒）。。。。。。。。。。。。。。。。。。。。。。。 + 220℃

ESD 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 .TBD

笔记

条件超过上述“绝对最大额定值”，可能会造成永久性的

损坏设备。这是一个压力等级的设备只有和功能操作

在这些或以上的在这个业务部门所列出的条件

特定网络阳离子是不是暗示。暴露在绝对最大额定值条件下，

长时间可能会影响器件的可靠性。

CONVST

MODE1

MODE2

RESET

AGND

AVDD

夹

D14

D13

引脚1标识符

AVDD

CBIAS

AGND

AVDD

AGND

VIN

VREF2

VREF1

D10

VDRIVE

DGND

DVDD

AD7484

顶视图

（不按比例）

VREF3

AGND

AVDD

AGND

STBY

觉

写

忙

订购指南

模型

AD7484BST

EVAL-AD7484CB

EVAL -CONTROL BRD2

温度

范围

-40 ° C至+ 85°C

包

描述

小外形四方扁平封装

评估板

控制器板

选项

ST-48

笔记

这可以作为一个独立的评估板，或与EVAL -控制板配合用于评估/演示。

该板是一个完整的单元，允许一台PC来控制，并与CB标志后缀的ADI评估板进行通信。

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。虽然

在AD7484具有专用ESD保护电路，永久性的损害可能对设备产生

经受高能量静电放电。因此，适当的ESD防范措施建议

以避免性能下降或功能丧失。

警告！

ESD敏感器件

–4–

REV 。中国01年7月13日

D12

D11

初步的技术数据

AD7484

引脚功能说明

针

助记符

AVDD

BIAS

AGND

VIN

VREF1

VREF2

VREF3

STBY

觉

DVDD

DGND

DRIVE

CONVST

RESET

MODE2

MODE1

夹

描述

正电源的模拟电路。

去耦引脚内部偏置电压。一个100nF的电容应该放在这个引脚之间

AGND 。

电源接地的模拟电路。

模拟输入。单端模拟输入通道。

参考输出。 VREF1连接到内部的2.5V参考的输出。 1μF电容必须

被放置在该引脚与AGND之间。

参考输入。 1μF电容必须放置在该引脚与AGND之间。当使用外部

基准电压源，基准电压应适用于该引脚。

参考引脚的去耦。当使用内部基准，一个100nF必须从这个引脚连接

到AGND 。当使用外部参考源时，此引脚应直接连接到AGND 。

待机逻辑输入。当该引脚为逻辑高电平时，器件将被置于待机模式。请参阅电源

节能节进一步的细节。

午睡逻辑输入。当该引脚为逻辑高电平时，该装置将被置于一个非常低功率模式。看

节能节了解更多详情。

正电源的数字电路。

接地参考数字电路。

逻辑电源输入。此引脚的电源电压将确定在什么电压

在AD7484的接口逻辑将操作。

转换启动逻辑输入。 A转换上的下降沿启动

CONVST

信号。输入

采样/保持放大器的推移，从跟踪模式，以保持模式，转换过程开始。

复位逻辑输入。该引脚上的逻辑0复位内部状态机和终止转换

这可以是正在进行中。持此引脚为低电平保持部分处于复位状态。

操作模式逻辑输入。请参阅表3的详细信息。

逻辑输入。逻辑高电平在这个引脚使能输出削波。在这种模式下，任何输入电压是

大于正的满刻度或小于负的满量程将被剪切到全部为1或全部为0

分别。进一步详情载于偏置/超量程相间螺旋缠绕制成。

芯片选择逻辑输入。该引脚用于与

访问转换结果。该

数据总线是带出的三态和输出的当前内容寄存器驱动到数据

以下二者的下降沿线

和

RD 。 CS

还配合使用写至

执行一个写入偏移寄存器。

可以用硬连线永久较低。

阅读逻辑输入。配合使用

访问转换结果。

写逻辑输入。配合使用

将数据写入到偏移寄存器。当所需

偏移字已被放置在数据总线上，在写入行应是脉冲高。它是下降

这个脉冲，锁存字到偏移寄存器的边缘。

忙碌的逻辑输出。该管脚指示转换过程的状态。该

忙

信号变低

的下降沿之后

CONVST

并保持低电平的转换的持续时间。在并行模式2 ，

该

忙

当转换结果被锁存到输出寄存器信号为高电平。在

并行模式1下，

忙

信号返回高电平，一旦转换完成，但

转换结果不会被移入输出寄存器中，直到下一个下降沿

CONVST

脉搏。

数据I / O位（ D13是MSB）。这些是通过控制三态销

CS ， RD

而编写的。

这些引脚的工作电压电平由在V确定

DRIVE

输入。

数据输出位为超出量程。如果不使用超过范围的特征时，该引脚被拉到

通过100K的电阻DGND 。

写

忙

D0 - D13

D14

REV 。中国

7/13/01

–5–