AD7751
引脚功能描述
PIN号
1
助记符
DV
DD
描述
数字电源。该引脚提供的电源电压在AD7751的数字电路。
电源电压应保持在5伏
±
工作在规定范围5 % 。该引脚应
去耦用10
F
电容并联一个陶瓷100 nF的电容。
高通滤波器选择。这个逻辑输入用于使所述高通滤波器在信道1 (当前
信道)。该引脚上的逻辑1使HPF 。此过滤器的相关联的相位响应具有
已超过45 Hz的频率范围内补偿为1 kHz。高通滤波器过滤器应
在电能计量应用的功能。
模拟电源。该引脚提供的电源电压在AD7751的模拟电路。
电源应保持在5伏
±
工作在规定范围5 % 。应尽一切努力
要在这个引脚通过使用适当的去耦减少电源纹波和噪声。该引脚
应去耦至AGND与10
F
电容并联一个陶瓷100 nF的电容。
模拟输入通道1 (电流通道) 。这些输入是全差分电压输入
用的最大信号电平
±
660毫伏相对于针脚V1N为指定的操作。该
在这些管脚的最大信号电平是
±
1 V相对于AGND 。两个引脚内部都有ESD
保护电路和过压
±
6 V ,也可以持续对这些投入无风险
永久性损坏。
负输入引脚的差分电压输入V1A和V1B 。在此的最大信号电平
引脚
±
1 V相对于AGND 。该输入具有内部ESD保护电路,此外,
的过电压
±
6 V可以在不造成永久损坏得以持续。该输入应该是
直接连接到负载电阻器,并在一个固定的电位上,即AGND 。看到模拟
输入部分。
负,正输入通道2 (电压通道) 。这些输入提供了一个完全differ-
无穷区间输入对。最大差分输入电压为
±
660毫伏的特定操作。该
在这些管脚的最大信号电平是
±
1 V相对于AGND 。两个引脚内部都有ESD
保护电路和过压
±
6 V ,也可以持续对这些投入无风险
永久性损坏。
复位引脚为AD7751 。该引脚上的逻辑低电平将持有的ADC和数字电路的复位
条件。把该引脚的逻辑低电平将清除AD7751内部寄存器。
提供对片内基准电压源。片上参考电压的标称值
2.5 V
±
8%,为30ppm / ℃的典型温度系数。外部参考源也
在这个引脚相连。在这两种情况下,该引脚应去耦至AGND了1
F
陶瓷的
电容器和100nF的陶瓷电容。
提供接地参考的模拟电路中的AD7751 ,即ADC和参考。
该引脚应连接到PCB的模拟地平面。模拟地平面是
对于所有模拟电路的接地参考,例如,抗混叠滤波器,电流和电压transduc-
器等。对于良好的噪声抑制模拟接地层仅可连接到所述数字
地平面在一个点上。星型接地结构将有助于保持嘈杂的数字回路电流
远离模拟电路。
选择标定频率。这个逻辑输入用于选择对校准的频率
输出CF.表IV显示了校准的频率被选择。
这些逻辑输入用来选择四个可能的频率,一个用于数字 - 频率
转换。这种设计的电能表时提供了更大的设计灵活性。请参阅选择 -
荷兰国际集团一频率的电能表的应用部分。
这些逻辑输入用来选择四个可能的增益为模拟输入V1A和V1B之一。
可能的增益为1, 2,8和16,参见模拟输入部分。
外部时钟可以在这个逻辑输入来提供。可替换地,并联谐振的AT晶体可以
连接跨CLKIN和CLKOUT提供时钟源AD7751 。时钟
频率指定的操作是3.579545 MHz的。的pF的22间晶体负载电容
和33 pF的(陶瓷) ,应使用与栅极振荡电路。
晶体可以在这个引脚和CLKIN连接上述提供时钟源
对于AD7751 。 CLKOUT引脚可以驱动一个CMOS负载时,外部时钟提供
在CLKIN或门振荡器电路。
当故障发生时,此逻辑输出将高电平有效。故障被定义为条件
根据该上V1A和V1B的信号相差超过12.5%。逻辑输出将被复位
为零时,不再检测到故障状态。参见故障检测一节。
–5–
2
交流/直流
3
AV
DD
4, 5
V1A , V1B
6
V1N
7, 8
V2N , V2P
9
10
RESET
REF
IN / OUT
11
AGND
12
13, 14
SCF
S1, S0
15, 16
17
G1, G0
CLKIN
18
CLKOUT
19
故障
REV 。一