【初步的技术数据=初步的技术数据特点多功能模拟信号调理电路板载参考，晶体振荡器和缓冲器16位并行输出缓】,IC型号EVAL-AD7675CB,EVAL-AD7675CB PDF资料,EVAL-AD7675CB经销商,ic,电子元器件-51电子网

初步的技术数据

特点

多功能模拟信号调理电路

板载参考，晶体振荡器和缓冲器

16位并行输出缓冲

最适用于DSP和数据采集卡接口

模拟和数字样机区

EVAL -CONTROL BOARD兼容性

PC软件用于控制和数据分析

评估板AD766X / AD767X

EVAL-AD766XCB/AD767XCB

该EVAL - AD766XCB / AD767XCB非常适合与使用

无论是Analog Devices公司的EVAL -控制板，或作为

单机评估板。该设计提供了灵活性

施加外部控制信号和能够产生的

在并行缓冲输出16位转换结果。

板载组件包括AD780 ，一个+ 2.5V超高

精密带隙基准，信号调理电路

两个运算放大器和数字逻辑。与主板接口

96路连接器的EVAL -CONTROL板，

用于串行输出接口20针的IDC连接器，以及一个40-

为并行输出数据引脚的IDC连接器。 SMB连接器

被提供给低噪声的模拟信号源，一个外部

最终主时钟和外部启动/转换输入。

订购指南

概述

该EVAL - AD766XCB / AD767XCB是一个评估板

对于AD766X / AD767X的16位A / D转换器系列。该

AD766X / AD767X系列（见产品列表订购指南）

是一种高速，逐次逼近型基础架构

具有非常高的性能， 16位ADC，低功耗的家庭

这从一个单一的+ 5V电源以100ksps的操作

1MSPS吞吐率范围，灵活的并行或串行

界面。该AD766X / AD767X评估板设计

展示ADC的性能，并提供了一种简单

理解接口，适用于各种系统的应用程序。一

在AD766X / AD767X的完整描述是可用

ADI公司AD766X / AD767X数据表和应

利用该评估板时查询。

评估板型号

EVAL-AD7650CB

EVAL-AD7660CB

EVAL-AD7662CB

EVAL-AD7663CB

EVAL-AD7664CB

EVAL-AD7665CB

EVAL-AD7668CB

EVAL-AD7671CB

EVAL-AD7675CB

EVAL-AD7676CB

EVAL-AD7677CB

EVAL -CONTROL BRD2

产品

AD7650AST

AD7660AST

AD7662YST

AD7663AST

AD7664AST

AD7665AST

AD7668YST

AD7671AST

AD7675AST

AD7676AST

AD7677AST

控制器板

功能框图

+/-5 V

CNVST

REF 2.5V

AD780

REF

CNVST

+/-12 V

+5 V

AUX_IN

信号

空调

AD766x

AD767x

忙

数字逻辑

数据

针

康涅狄格州

针

康涅狄格州

MCLK

针

康涅狄格州

配置开关

MCLK

时钟

REV 。 PRK

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯

这可能是由于它的使用。没有获发牌照以暗示或

否则，在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

www.analog.com

传真： 781 / 326-8703

ADI公司， 2001

初步的技术数据

EVAL-AD766XCB/AD767XCB

操作EVAL - AD766XCB / AD767XCB

该EVAL - AD766XCB / AD767XCB是一个四层板

精心布局和测试，以展示特定的高

在AD766X / AD767X的精度性能。图1

显示评估板的原理图。的布局

董事会给出：

顶面丝印 - 图2

顶面层 - 图3

地面层 - 图4

屏蔽层 - 图5

底面层 - 图6

底侧丝印 - 图7 。

该EVAL - AD766XCB / AD767XCB是一个灵活的设计，

使得在许多不同的电路板，以供用户选择CON-

音型。每一个选择跳线的说明/开关

在表II中列出的和可用的测试点中列出

表Ⅲ。另外，在位置A的开关的（按钮U3

侧）定义了一个低的水平。

该EVAL- AD766XCB / AD767XCB被配置在工厂

0至2.5 V ADC的输入范围为AD7660 ， AD7664 ，

和AD7675 / 7677分之7676和+/- 5V为AD7663 / 7665 /

7671 ;前端放大器的U6和U7设置为1的增益，

通过EVAL-控制板供电，并且

板载

CNVST

发电使用。

板载或外接

CNVST

也可以使用。当一个外部

最终

CNVST

信号时，该信号应该具有非常低的

抖动和锐边得到的最佳噪声性能

的一部分。同时，建议使用板载

CNVST

代它是通过将MCLK信号进行

（ 20MHZ ）由表I中显示的数字，它们是烯

羊羔中的软件。对ADC的BUSY引脚活动

导通该LED 。

表一。

CNVST

GENERATION

器P1 。当从串口读取模式

AD766X / AD767X被使用时，外部串行时钟SCLK

适用于ADC处于半MCLK频率。

电源和接地

该评估板的地平面被分成两

部分：用于数字接口电路和一个模拟的平面

登录平面模拟输入和外部基准

电路。为了获得高分辨率的性能，该主板

目的是要确保所有的数字地面返回路径做

不穿越模拟地返回路径。

该EVAL - AD766XCB / AD767XCB有三个电源

块：用单5V电源VA （ SJ1 ）的AD766X / AD767X

和基准电压电路，一个数字5V电源VL（ SJ2 ）

用于数字接口电路和所述数字部分

ADC和一个可选择的+/- 12V （使用+/- 15V的可能性

与对照BRD2 ）或+/- 5V电源为模拟信号CON-

王益光电路（ SJ3 ）。所有电源去耦至地

与10μF钽电容和0.1μF陶瓷电容。

模拟输入范围

模拟前端放大器电路的U6和U7允许

灵活的配置的改变，例如正的或负

增益，输入范围缩放，滤波，又多了一个直流成分

新界东北，采用不同的运算放大器和用品。

图1示出与所用的前端结构的运算放大器

在AD7660 / 7663 /七千六百六十五分之七千六百六十四/七千六百七十五分之七千六百七十一/ 7677分之7676 。

在一些应用中，希望使用一个双极或更宽

模拟输入范围一样，例如， ± 10V ， ± 5V ，± 2.5V ，或

0到+ 5V 。对于AD76XX部分不直接拥有

这些输入范围，如AD7660 / 7675分之7664 / 7677分之7676 ，

由的输入驱动器电路的简单修改

EVAL - AD766XCB / AD767XCB ，双极性和更广泛的输入

范围可用于在没有任何性能下降。

需要和得到的满量程范围分量的值

示于表Ⅳ和表五。

在工厂， U6的模拟输入被设定在中间电平

（ R6 = R7 = 590）为AD7660 / 7675分之7664 / 7677分之7676 。为

AD7663 /七千六百七十一分之七千六百六十五，R 7为未连接，以保持

输入在0V （中间电平）。这样的过渡噪声测试

没有任何其它设备。一个FFT的测试可以这样做

施加非常低的失真的交流电源。

EVAL -CONTROL板接口

该EVAL - AD766XCB / AD767XCB接口的进行评价，

控制BRD2通过96路连接器。

RUNNING的EVAL - AD766X / AD767XCB软件

软件简介

该EVAL - AD766XCB / AD767XCB自带的软件

分析AD766X / AD767X 。通过EVAL- CON-

TROL BRD2 1可以执行的直方图来确定代码

转换噪声和快速傅立叶变换（ FFT的）到

确定的信号 - 噪声比（SNR），信号 - 噪音 -

加失真（ SNRD ）和总谐波失真

（ THD ）。前端PC软件具有四个屏幕作为

如图8,9,10和11。图8是设置屏幕

其中，输入电压范围，采样率，采样数

被选中。图9是直方图的屏幕，其允许

代码分发的直流输入，并计算平均值

REV 。 PRK

– 2 –

和标准偏差。

部分

AD7660

AD7662/68

AD7663

AD7664/50

AD7665

AD7671

AD7675

AD7676

AD7677

分频系数

200

吞吐率

100KSPS

500KSPS

250KSPS

571KSPS

1MSPS

100KSPS

571KSPS

1MSPS

转换数据可在上U3的输出总线的BD ，上

40针连接器P2 ，并在96针连接器P3 。

此外， BD数据更新的下降沿/上升沿

DBUSY

和BBUSY在P3 ，低电平时BD数据有效的

大约20纳秒，缓解跨向屋宇署数据延迟

脸上。时并行或串行读出ADC的模式

时，该数据可用此并行总线上。当串行

ADC的读取模式时，串行接口信号

ADC的缓冲和可在20针连接

初步的技术数据

EVAL-AD766XCB/AD767XCB

图10是FFT的屏幕，其中在执行FFT

捕获到的数据，计算出信号与噪声比（信噪比），

信号 - 噪声加失真比（SINAD ）和总- Har-

首一失真（ THD ）。图11是在时域中

输出的表示。当车载

CNVST

代的情况下，一个同步的FFT可以通过以下方式实现

同步与FSYNC信号的外部交流发电机

（ TP11 ），它是由2 MCLK的精确划分。

软件安装

- 上的Setup.exe从CD -ROM双击并按照

安装说明。

注：该软件仅适用于Windows 95/98下运行。

表II 。跳线的说明

跨接器

默认位置

指定与控制

板（厂

设置）

功能

JP1

选择前端放大器U6的正电源。当JP1是位置

化A，将+ 12V电源由控制电路板被应用到JP3否则VS +上

SJ3被使用。

选择前端放大器U6的负电源。当JP2是位置

灰A，从控制板上的-12V供电被加到JP4否则VS-上

SJ3被使用。

选择前端放大器U6的正电源。当JP3是位置

灰A， + 5V电源由控制电路板，否则使用JP1输出使用。

选择前端放大器U6的负电源。当JP4是位置

灰A，从控制板上的-5V电源使用，否则JP2输出使用。

选择的主时钟MCLK信号。当JP5在位置A，对信号

J4否则使用板载20 MHz的时钟被用作MCLK信号。 MCLK

信号被用来产生主板上的

CNVST

信号与外部串行时钟

SCLK 。

选择的RDC （转换过程中读取）。当开关的按钮是接近

J4连接器（非A位置），并且当选择串行读取模式下，数据

在转换过程中被读出，否则将数据变换后读取。 JP6没有

在并行读取模式下使用。

选择PD （掉电）。当开关的按钮是接近J4连接

器（不是A位置）， ADC处于掉电模式。

备用开关。

选择RESET的。当开关的按钮是接近J4连接器（未甲

位置）时，ADC复位。

选择SER / PAR （串行/并行读模式）。当开关的按钮

靠近J4连接器（非A位置）时，数据被读出在串行模式，否则

数据被并行读取模式。

选择业主立案法团/ 2C （编码）。当开关的按钮是接近J4连接器

（不是A位置），该ADC采用标准二进制编码，否则三三两两完井

精神疾病编码被使用。

选择WARP的。当开关的按钮是接近J4连接器（未甲

位置）时， ADC使用的WARP模式是最快的一个。与AD7660 ，

JP12是备用开关。

–3–

JP2

JP3

JP4

JP5

NOT A

JP6

A， U3方

JP7

A， U3方

JP8

JP9

A， U3方

JP10

A， U3方

JP11

不是A ， SJ4方

JP12

A， U3方

REV PRK

初步的技术数据

EVAL-AD766XCB/AD767XCB

表II 。跳线的说明

跨接器

默认位置

指定与控制

板（厂

设置）

功能

JP13

A， U3方

选择的冲动。当开关的按钮是接近J4连接器

（非A位置）时， ADC使用的IMPULSE模式是模式与

最低的功耗。与AD7660 ， JP13是备用开关。

TEST1 。工厂只使用，它是往下拉。

TEST0 。工厂只使用，它是往下拉。

选择EXT / INT的（使用内部或外部串行时钟）。时的按钮

该开关是接近J4连接器（非A位置）和串行读出时

模式被选择时，数据被读出与从所产生的外部串行时钟SCLK

主时钟MCLK ，否则该数据被读出与ADC的串行时钟。当

外部串行时钟读取模式被选择时， MCLK必须足够快，以便能够

在正常读取数据的AD766X数据资料解释。 JP16有没有用

并行读取模式。

INVSYNC选择的（ SYNC有效电平）。当开关的按钮靠近

为J4连接器（不是A位置），当主串行读取模式本身是

lected ，同步信号为低电平有效。 JP17在并行读取模式下不使用或不

从串行读取模式。

选择INVSCLK的（ SCLK有效沿）。当开关的按钮靠近

到J4连接器（非A位置），并且当选择串行读取模式，

INVSCLK高。 JP18在并行读取模式没有用的。

选择

CNVST

信号。当JP19在位置A，在J3的信号用来

否则板上

CNVST

代被使用。 MCLK信号是用来产生

板上

CNVST

信号。

选择REF信号。当JP20在位置A，裁判缓冲。当

JP20是不是在位置A ，裁判没有缓冲。

JP14

JP15

JP16

A， U3方

JP17

A， U3方

JP18

A， U3方

JP19

NOT A

JP20

NOT A

表Ⅲ。 EVAL - AD766XCB / AD767XCB测试点

测试点

可用信号

表Ⅳ中。元件值比。输入范围（ AD7660 ）

输入范围

± 10V

± 5V

0至-5V

6.67k

10k

无

TP1

TP2

TP3

TP4

TP5

TP6

TP7

TP8

TP9

TP10

TP11

TP12

TP13

TP14

TP15

TP16

DGND

SIG +

AGND

REF

忙

AGND

CNVST

SYNC

OVDD

DVDD

VANA1

AGND

显

数字地

ADC的模拟输入

模拟地接近SIG +

ADC参考输入

ADC的BUSY信号

ADC

信号

ADC

信号

模拟地靠近REF

ADC

CNVST

信号

MCLK除以2

ADC数字输出电源

ADC数字内核电源

ADC模拟电源

模拟地接近显

ADC的模拟输入

表五，元件值比。输入范围（ AD7664 ）

输入范围

± 10V

± 5V

0至-5V

250

500

6.67k

10k

无

–4–

REV 。 PRK

初步的技术数据

EVAL-AD766XCB/AD767XCB

测试方法

直方图

使用EVAL - AD766XCB / AD767XCB AS待机动

ALONE评估板

来执行的直方图测试，施加直流信号加到输入。它您可以使用的选项

建议进行过滤，以使所述直流电流源的噪声的COM EVAL- AD766XCB / AD767XCB作为一个独立评估的信号

兼容与ADC的。 C26提供了这种筛选。

板。这种方法不需要在控制板上，也不会

它需要使用伴随软件。数字输出

AC测试

现在将可在P 1（ 20针连接器，用于在串行使用

以执行一个AC测试中，应用的正弦信号给

模式）或P2（ 40针连接器，用于在并行模式下使用）。 CER的

评估板。低失真，大于100dB ，需要

泰恩修改，必须作出在黑板上，让合适的

以使器件的真实评价。一种可能性是过滤

评估板的操作。请参考表二获得

来自AC源的输入信号。有没有建议

跳线位置进行独立操作。当待机动

带通滤波器，但应考虑采取的选择。

独自一人，

CNVST

可以是外部施加或产生

另外，在满量程输入范围是超过几

在内部，根据表Ⅰ。

VPP ，建议您使用板载放大器

放大信号，从而防止过滤器从扭曲

请参考图1 ，以获得数据输出引脚上的

输入信号。

连接器。

请参考图8,9,10和11看到的屏幕

软件。

数据被更新的BUSY下降沿。

BCS

和

BWR

是输入到FPGA ，并且连接到P1和P2。

当

BCS ，

控制低，

BWR

是高的，这是

通过板上的上拉/下拉定义的默认值

电阻器，所述数据总线BD上提供的P2连接器是

启用。

供热董事会独立使用

SJ1是模拟电源。连接VA +到+ 5V和AGND至

GND 。 SJ2是数字电源。 SJ2要求相同的值

SJ1和SJ2分别可连接至SJ1 。 SJ3是用于供应

前端放大器（ U6 ）。连接+ 12V至+ VS ， GND为

AGND和-12V至VS- 。

软件简介

该AD16bit.exe是它允许你分析软件

该AD766X的不同性能特征，

AD767X ， AD97X和AD67X 16位ADC系列。该软

洁具可以测试直方图，以及执行

不同的交流测试。

设置要求

- 评估控制板2 （ ADSP2189 ）

- 评估板

- 电源（AC 15V / 1A的来源，可以从买

ADI ）

- 并口电缆（提供评价控制

板）

- 交流电源（低失真）

- 直流电源（低噪音）

- 带通滤波器（根据您的信号频率值，低

失真）

REV PRK

–5–

特点

吞吐量： 100 kSPS时

INL ： 1.5 LSB（最大值）（满量程的0.0015 ％）

16位分辨率，无失码

S / （N + D ） 94 dB典型值@ 45 kHz的

总谐波失真： -110 dB典型值@ 45 kHz的

差分输入范围： 2.5 V

AC和DC规格

无流水线延迟

并行（ 8/16位）和串行5 V / 3 V接口

SPI / QSPI / MICROWIRE / DSP兼容

采用5 V单电源供电

15 mW的典型功耗为15 W @ 100 SPS

掉电模式：7瓦最大

包装： 48引脚四方扁平封装（ LQFP ）

引脚对引脚兼容的AD7660

更换AD676的， AD677

应用

CT扫描仪

数据采集

仪器仪表

频谱分析

医疗器械

电池供电系统

过程控制

概述

产品亮点

AVDD AGND REF REFGND

16位100 kSPS时，

差分ADC

AD7675

功能框图

DVDD

DGND

OVDD

AD7675

IN +

IN-

串行

PORT

交换的

CAP DAC

OGND

SER / PAR

忙

DATA [ 15：0]

时钟

RESET

并行

接口

OB/2C

BYTESWAP

控制逻辑和

校准电路

CNVST

该AD7675是一款16位， 100 kSPS时，电荷再分配SAR ，

全差分模拟 - 数字转换器，它工作在

采用5 V单电源供电。该器件内置一个高速16位

采样ADC，一个内部转换时钟，纠错

电路，以及串行和并行系统接口。

该AD7675是出厂硬件校准和全面是

测试，以确保这样的交流参数作为信号 - 噪声比（SNR）

和总谐波失真（THD），除了多

增益，偏置和线性度的传统直流参数。

它采用ADI公司的高性能制造， 0.6

微米CMOS工艺，并采用48引脚LQFP封装用

规定工作在-40° C至+ 85°C的操作。

1.优异的INL

在AD7675具有1.5的最大积分非线性LSB

无失16位代码。

2.卓越的AC性能

在AD7675具有92 dB时， 94分贝典型的一个最小的动态。

3.快速吞吐量

的AD7675是100 kSPS时，电荷再分配， 16位

SAR ADC具有内部误差校正电路。

4.单电源供电

在AD7675从5 V单电源供电，典型工作

功耗仅为17毫瓦。它的功耗减小

与吞吐量，例如，仅15

在100 SPS

吞吐量。它消耗7

最大掉电时。

5.串行或并行接口

多功能并行（ 8位或16位）或2线串行接口

布置有3 V或5 V逻辑兼容。

*专利

PENDING

SPI和QSPI是摩托罗拉公司的商标。

MICROWIRE是美国国家半导体公司的商标。

第0版

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯该

可能是由于它的使用。没有获发牌照以暗示或以其他方式

在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

www.analog.com

传真： 781 / 326-8703

ADI公司， 2001

AD7675–SPECIFICATIONS

（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， OVDD = 2.7 V至5.25 V ，除非另有说明。）

参数

决议

模拟量输入

电压范围

工作输入电压

模拟输入CMRR

输入电流

输入阻抗

吞吐速度

完整的周期

吞吐率

DC精度

积分非线性误差

无失码

过渡噪声

+满量程误差

- 满刻度误差

零误差

电源灵敏度

AC精度

信号 - 噪声

无杂散动态范围

总谐波失真

信号与（噪声+失真）

-3 dB的输入带宽

采样动态

孔径延迟

孔径抖动

瞬态响应

参考

外部参考电压范围

外部参考电流消耗

数字输入

逻辑电平

数字输出

数据格式

流水线延迟

电源

指定的性能

AVDD

DVDD

OVDD

工作电流

AVDD

DVDD

OVDD

功耗

在掉电模式

温度范围

指定的性能

IN +

– V

IN-

IN + ，

IN-

到AGND

= 10千赫

100 kSPS的吞吐

条件

民

–V

REF

–0.1

见模拟输入部分

100

+1.5

0.35

–22

–8

+22

kSPS时

最低位

位

最低位

兆赫

ps的均方根

REF

典型值

最大

单位

位

–1.5

AVDD = 5 V

= 20千赫

= 45千赫

= 20千赫

= 45千赫

= 20千赫

= 45千赫

= 20千赫

= 45千赫

= 45 kHz时， -60 dB输入

0.5

110

–110

3.9

104.5

–103.5

满量程步骤

2.3

100 kSPS的吞吐

2.5

8.75

AVDD - 1.85

–0.3

+2.0

–1

+0.8

DVDD + 0.3

SINK

= 1.6毫安

来源

= –100

可用的并行或串行16位转换结果

立即完成后转换

0.4

OVDD - 0.6

4.75

2.7

300 kSPS的吞吐

750

7.5

5.25

°C

100 kSPS的吞吐

100 SPS吞吐量

民

给T

最大

–40

+85

笔记

LSB表示最低有效位。与

2.5 V输入范围，一个LSB为76.3

见规格部分定义。这些规范不包括从外部引用错误的贡献。

以dB为单位，所有规格均参考满量程输入FS 。除非另有说明，测试用的输入信号，在0.5分贝以下的满量程。

经过测试，在并行读取模式。

分别被迫OVDD或OGND所有数字输入。

联系工厂扩展级温度范围。

特定网络阳离子如有更改，恕不另行通知。

–2–

第0版

AD7675

时序特定网络阳离子

（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， OVDD = 2.7 V至5.25 V ，除非另有说明。）

符号

参阅图11和12

脉宽转换

转换之间的时间

CNVST

低到繁忙的延迟

除了主机串行读取繁忙的所有模式

经过转换模式

孔径延迟

转换结束繁忙的低延迟

转换时间

采集时间

复位脉冲宽度

参见图13 ，图14及图15（并行接口模式）

CNVST

低到数据有效延迟

数据有效繁忙低延迟

总线访问请求到数据有效

总线释放时间

参见图16和17（主串行接口模式）

低到SYNC有效延迟

低到内部SCLK有效延迟

低到SDOUT延迟

CNVST

低到SYNC延迟

SYNC断言到SCLK第一边沿延迟

内部SCLK周期

内部SCLK高

内部SCLK LOW

SDOUT有效建立时间

SDOUT有效保持时间

SCLK最后一个边沿来同步延迟

HIGH到SYNC HI -Z

高到内部SCLK HI -Z

高到SDOUT HI -Z

在主串繁忙的转换后阅读

CNVST

低到同步断言延迟

SYNC拉高繁忙低延迟

参见图18和19 （从串行接口模式）

外部SCLK建立时间

外部SCLK有效沿到SDOUT延迟

SDIN建立时间

SDIN保持时间

外部SCLK周期

外部SCLK高

外部SCLK LOW

民

1.25

8.75

1.25

525

典型值

最大

单位

见表一

1.25

笔记

在串行接口模式时，SYNC ，SCLK和SDOUT的时序与最大载荷C定义

10 pF的;否则，负载为60 pF的最大值。

在串行主在转换模式下读取。见表一对转换后串行主机读取模式。

特定网络阳离子如有更改，恕不另行通知。

第0版

–3–

AD7675

表一的串行时钟时序主机读取转换后

DIVSCLK[1]

DIVSCLK[0]

SYNC到SCLK第一边沿延迟最少

内部SCLK周期最短

内部SCLK周期的典型

内部SCLK较高的最低

内部SCLK较低的最低

SDOUT有效建立时间最短

SDOUT有效保持时间最短

SCLK最后一个边沿到SYNC延迟最小化

BUSY高电平宽度最大

绝对最大额定值

2.5

100

140

3.5

200

280

100

300

5.75

单位

模拟输入

IN +

，在 -

，楼盘， REFGND 。。。。。。。。。。。。。。。。。。。。。。。。

。。。。。。。。。。。。。。。。。。。。 AVDD + 0.3 V至AGND - 0.3 V

接地电压差

AGND ， DGND ， OGND 。。。。。。。。。。。。。。。。。。。。。

0.3 V

电源电压

AVDD ， DVDD ， OVDD 。。。。。。。。。。。。。。。。。。。。。。。。。 7 V

为AVDD DVDD ， AVDD为OVDD 。。。。。。。。。。。。。。

7 V

DVDD至OVDD 。。。。。。。。。。。。。。。。。。。。。。。。。。。。

7 V

数字输入。。。。。。。。。。。。。。。。 0.3 V至DVDD + 0.3 V

内部功耗

。。。。。。。。。。。。。。。。。。。。 700毫瓦

结温。。。。。。。。。。。。。。。。。。。。。。。。。 150℃

存储温度范围。。。。。。。。。。。。 -65∞C至+ 150∞C

铅温度范围

（焊接10秒）。。。。。。。。。。。。。。。。。。。。。。。。。。 300℃

笔记

注意，超出上述绝对最大额定值可能会导致perma-

新界东北损坏设备。这是一个压力只有额定值。的功能操作

器件在这些或以上的任何其他条件，在操作说明

本规范的部分，是不是暗示。暴露在绝对最大额定值

长时间条件下可能影响器件的可靠性。

见模拟输入部分。

规范是设备在自由空气中： 48引脚LQFP ：

= 91 ° C / W ，

= 30 ° C / W 。

1.6mA

输出

针

60pF

1.4V

500 A

记

在串行接口模式下， SYNC ，SCLK和

SDOUT正时，最大负载情况确定

; 10pF的作者否则，负载为60pF最大。

图1.负载电路的数字接口时序， SDOUT ，

SYNC ， SCLK输出，C

= 10 pF的

0.8V

延迟

0.8V

延迟

0.8V

图2.电压参考电平的时序

订购指南

模型

AD7675AST

AD7675ASTRL

EVAL-AD7675CB

EVAL -CONTROL BRD2

温度范围

-40 ° C至+ 85°C

包装说明

四方扁平封装（ LQFP ）

评估板

控制器板

包

选项

ST-48

笔记

这种板可以被用作一个独立的评估板，或与EVAL -CONTROL BRD2配合用于评估/

演示目的。

此板允许PC控制，并与CB标志后缀的ADI评估板进行通信。

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。虽然

在AD7675具有专用ESD保护电路，永久性的损害可能发生

器件经受高能量静电放电。因此，适当的ESD防范措施

建议避免性能下降或功能丧失。

警告！

ESD敏感器件

–4–

第0版

AD7675

引脚功能描述

PIN号

3, 6, 7,

40–42,

44–48

助记符

AGND

AVDD

TYPE

描述

模拟电源接地引脚

输入模拟电源引脚。名义上5 V.

无连接

BYTESWAP

OB/2C

9, 10

11, 12

SER / PAR

DATA [ 0：1]

DATA [ 2 ：3]或

DIVSCLK [0：1 ]

DI / O

DATA[4]

或EXT / INT

DI / O

DATA[5]

INVSYNC或

DATA[6]

或INVSCLK

DATA[7]

或RDC / SDIN

DI / O

OGND

OVDD

DVDD

DGND

并行模式选择（ 8/16位）。当低电平时， LSB通过D输出[ 7 ： 0 ]与MSB的

在D输出的[15 ： 8 ] 。高电平时， LSB通过D输出[15 ： 8 ]和MSB通过D输出[ 7 ： 0 ] 。

标准二进制/二进制补码。当OB / 2C为高电平时，数字输出是

直接二进制;低电平时， MSB被倒置导致了2的补码输出

其内部移位寄存器中。

串行/并行选择输入。当低，并行端口被选中;高电平时，

串行接口模式被选择，并且数据总线的某些位被用作一个串行端口。

位0和位的并行端口数据输出总线1 。当SER / PAR为高电平时，这些输出是

高阻抗。

当SER / PAR为低，这些输出作为第2位和并行端口的3

数据输出总线。

当SER / PAR为高电平， EXT / INT为低电平， RDC / SDIN是低，这是串行

转换后的主模式读取。这些输入，串行口的一部分，是用来减慢，如果

需要的话，内部串行时钟，钟表的数据输出。在其它串行模式，这些

输入不被使用。

当SER / PAR为低，此输出用作并行端口数据输出总线的位4 。

当SER / PAR为高电平时，此输入，串行端口的一部分，作为一个数字选择输入为

选择内部或外部的数据时钟。与EXT / INT连接到低电平，内部时钟

选择在SCLK输出。与EXT / INT设定为逻辑高电平时，输出数据被同步

给连接到SCLK输入的外部时钟信号。

当SER / PAR为低，此输出用作并行端口数据输出总线的位5 。

当SER / PAR为高电平时，该输入，串行端口的一部分，用于选择的活动状态

同步信号。低电平时， SYNC为高电平有效。高电平时， SYNC为低电平有效。

当SER / PAR为低，此输出用作并行端口数据输出总线的位6 。

当SER / PAR为高，此输入，串行口的一部分，用于反转SCLK信号。

这是活跃在主机和从机模式。

当SER / PAR为低，此输出用作并行端口数据输出总线的位7 。

当SER / PAR为高电平时，此输入，串行端口的一部分，作为任一外部数据

输入或取决于EXT / INT的状态的读出模式的选择输入。

当EXT / INT为高， RDC / SDIN可以作为一个数据输入到菊花链CON组

从两个或多个ADC的版本的结果到一个单一SDOUT线。数字数据上水平

SDIN上输出数据用的16个SCLK周期的延迟读出的开始之后

序列。当EXT / INT为低时， RDC / SDIN用于选择读模式。当RDC /

SDIN是高电平时，数据是在转换过程中就SDOUT输出。当RDC / SDIN为低，

该数据是在SDOUT输出，只有当转换完成。

输入/输出接口数字电源地

输入/输出接口数字电源。名义上，在相同的电源比的供应

主机接口（5V或3V）。

数字电源。名义上在5 V.

数字电源地

第0版

–5–