AD7660
引脚功能描述
针
号
1
2
3, 6, 7,
40–48
4
5
助记符
AGND
AVDD
NC
DGND
OB/2C
TYPE
P
P
描述
模拟电源接地引脚。
输入模拟电源引脚。名义上5 V.
无连接。
必须连接到数字地。
标准二进制/二进制补码。当OB / 2C为高电平时，数字输出是
直接二进制;低电平时， MSB被倒置导致了2的补码输出
其内部移位寄存器中。
串行/并行选择输入。当低，并行端口被选中;高电平时，
串行接口模式被选择，并且数据总线的某些位被用作一个串行端口。
位0至位的并行端口数据输出总线3 。这些引脚始终输出，无论
的SER / PAR的状态。
当SER / PAR为低，此输出用作并行端口数据输出总线的位4 。
当SER / PAR为高电平时，此输入，串行端口的一部分，作为一个数字选择输入
可供选择的内部或外部的数据时钟。与EXT / INT连接到低电平，内部
时钟选择在SCLK输出。与EXT / INT设定为逻辑高电平时，输出数据是同步
chronized到连接到SCLK输入的外部时钟信号。
当SER / PAR为低，此输出用作并行端口数据输出总线的位5 。
当SER / PAR为高电平时，此输入，串行端口的一部分，用于选择激活状态
该同步信号。低电平时， SYNC为高电平有效。高电平时， SYNC为低电平有效。
当SER / PAR为低，此输出用作并行端口数据输出总线的位6 。
当SER / PAR为高，此输入，串行口的一部分，是用来反转SCLK显
宇空。这是活跃在主机和从机模式。
当SER / PAR为低，此输出用作并行端口数据输出总线的位7 。
当SER / PAR为高电平时，此输入，串行端口的一部分，作为任一外部数据
输入或取决于EXT / INT的状态的读出模式的选择输入。
当EXT / INT为高， RDC / SDIN可以作为一个数据输入到菊花链CON组
从两个或多个ADC的版本的结果到一个单一SDOUT线。数字数据上水平
SDIN上输出数据用的16个SCLK周期的延迟读出的开始之后
序列。
当EXT / INT为低时， RDC / SDIN用于选择读模式。当RDC / SDIN是
高电平时，该数据是在转换过程中就SDOUT输出。当RDC / SDIN为低电平时，
数据在SDOUT输出，只有当转换完成。
输入/输出接口数字电源地。
输入/输出接口数字电源。名义上，在相同的电源比的供应
主机接口（5V或3V） 。
数字电源。名义上在5 V.
数字电源地。
当SER / PAR为低，此输出用作并行端口数据输出总线的位8 。
当SER / PAR为高电平，该输出，串行端口的一部分，作为串行数据输出
同步到SCLK 。转换结果存储在一个片上的寄存器。在AD7660
提供转换结果， MSB在前，其内部移位寄存器。该数据的格式是
由OB / 2C的逻辑电平决定。在串行模式下，当EXT / INT为低电平时， SDOUT是
有效在SCLK的下降沿。
在串行模式下，当EXT / INT高：
如果INVSCLK为低电平时， SDOUT更新在SCLK的上升沿和下一个有效
下降沿。
如果INVSCLK为高电平时， SDOUT更新在SCLK下降沿和下一个有效
上升沿。
DI
DI
8
9–12
13
SER / PAR
DATA [ 0：3]
DATA[4]
或EXT / INT
DI
DO
DI / O
14
DATA[5]
INVSYNC或
DATA[6]
或INVSCLK
DATA[7]
或RDC / SDIN
DI / O
15
DI / O
16
DI / O
17
18
19
20
21
OGND
OVDD
DVDD
DGND
DATA[8]
或SDOUT
P
P
P
P
DO
第0版
–5–
QQ：2881677436 复制
