初步的技术数据
=
初步的技术数据
特点
高吞吐量： 3MSPS
宽输入带宽： 50MHz的
无流水线延迟与SAR ADC
卓越的DC精度性能
两个并行接口模式
低功耗：
为90mW （全功率），并为5mW （ NAP模式）
待机模式：最大1μA
+ 5V单电源操作
内部+ 2.5V基准
满量程超量程模式（使用第15位）
通过用户访问偏移寄存器系统偏移去除
额定0 + 2.5V输入，变速范围能力
引脚兼容的12位AD7482升级
概述
VREF3
BUF
3MSPS,
14位SAR ADC
AD7484
功能框图
AVDD AGND CBIAS DVDD DGND
VREF1
VREF2
2.5 V
参考
VIN
T / H
14位错误
校正特区
AD7484
MODE1
MODE2
D14
D13
D12
D11
D10
D9
D8
D7
夹
觉
STBY
RESET
CONVST
VDRIVE
控制
逻辑和I / O
注册
该AD7484是一款14位，高速，低功耗，演替
西伯逼近型ADC 。该器件具有一个并行
接口吞吐率高达3MSPS 。部分
包含一个低噪声，宽带宽采样/保持放大器
它可以处理超过50MHz的输入频率。
转换过程是一种专有的算法suc-
cessive逼近技术，该技术的效果在没有
流水线延迟。该输入信号被采样和转换
锡永上的下降沿启动
CONVST
信号。转换过程中，通过一个接口来控制
应受修剪振荡器。接口是通过标准
使得部分直接兼容并行信号线
与微控制器和DSP 。
该AD7484提供出色的交流和直流性能
规格。工厂调整技术，确保高直流精度
导致极低的INL ，失调和增益误差。
该器件采用先进的设计技术，以达到非常
低功耗在高吞吐量。动力
在正常工作模式下功耗为90mW的功率。
有两种省电模式： NAP模式，
保持基准电路正常工作的快速开机
而功耗为5mW和待机模式，
降低功耗仅为5μW 。
写
忙
RD
D0
D1
D2
D3
D4
D5
在AD7484具有一个板载+ 2.5V基准，但
该部分也可以容纳一个外部提供
+ 2.5V参考源。标称模拟输入范围
为0 + 2.5V ，但偏移移位功能让这
额定范围由+/- 200mV的偏移。这允许
在设置底端用户很大的灵活性
信号范围，一个有用的功能，当参考点
采用单电源运算放大器。
该AD7484还为用户提供了一个8 ％的超范围
通过一个15位的能力。因此，如果模拟输入范围
标称外杂散电容由高达8％ ，则用户仍然可以
准确地通过使用第15位解析信号。
该AD7484是从+ 4.75V供电至+ 5.25V支持
层。该器件还提供了一个V
DRIVE
销，它允许
用户设置的电压电平的数字接口线。
的范围内对本V
DRIVE
脚是+ 2.7V至+ 5.25V 。
该器件采用48引脚LQFP封装，
在指定的-40 ° C至+ 85 °C温度范围。
REV 。中国01年7月13日
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 2001
CS
D6
初步的技术数据
AD7484
参数
电源要求
（续）
功耗
正常模式（工作）
打盹模式
待机模式
笔记
1
温度范围为： -40 ° C至+ 85°C 。
2
请参阅术语
3
样品测试@ + 25°C ，以确保符合
特定网络阳离子如有更改，恕不另行通知。
规范
单位
测试条件/评论
90
5
5
毫瓦MAX
毫瓦MAX
μW最大
时序特性
1,2
所有特定网络阳离子牛逼
参数
数据读取
采集时间
转换时间
安静的时间转换开始之前
转换过程中安静的时间
CONVST
脉冲宽度
CONVST
下降沿到
忙
下降沿
CS
下降沿到
RD
下降沿
总线访问时间
CONVST
下降沿到有效的新数据
忙
边缘上升到新的数据有效
总线释放时间
RD
上升沿
CS
上升沿
数据写入
把脉冲宽度
数据建立时间
数据保持时间
CS
下降沿来写上升沿
WRITE下降沿到
CS
上升沿
符号
t
ACQ
t
CONV
t
安静
t
QUIET 2
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
11
t
12
t
13
(V
DD
= 5 V± 5 ％ ， AGND = DGND = 0 V ，V
REF
=内部;
民
给T
最大
并适用于V
DRIVE
= 2.7 V至5.25 V ，除非另有说明）
民
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
典型值
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
待定
待定
待定
待定
待定
待定
ns
ns
ns
ns
ns
REV 。中国
7/13/01
–3–
初步的技术数据
AD7484
绝对最大额定值
1
(T
A
= + 25 ° C除非另有说明）
引脚配置
V
DD
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+7 V
V
DRIVE
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+7 V
模拟输入电压至GND 。 。 -0.3 V至AV
DD
+ 0.3 V
数字输入电压至GND 。 。 -0.3 V到DV
DD
+ 0.3 V
REF IN至GND 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至AV
DD
+ 0.3 V
输入电流至任意引脚除外用品。 。 。 。 。 。 。 ± 10毫安
工作温度范围
商用。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40 ° C至+ 85°C
存储温度范围。 。 。 。 。 。 。 -65 ° C至+ 150°C
结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 150°C
48引脚LQFP封装，功率耗散。 。 。 。 。 。 。 。 T B
JA
热阻抗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 50 ° C / W
10°C/W
JC
热阻抗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
焊接温度，焊接
气相（ 60秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 215℃
朝闻天下（ 15秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 220℃
ESD 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .TBD
笔记
1
条件超过上述“绝对最大额定值”，可能会造成永久性的
损坏设备。这是一个压力等级的设备只有和功能操作
在这些或以上的在这个业务部门所列出的条件
特定网络阳离子是不是暗示。暴露在绝对最大额定值条件下，
长时间可能会影响器件的可靠性。
41
CONVST
44
MODE1
43
MODE2
42
RESET
48
AGND
47
AGND
46
AVDD
45
夹
40
D14
39
D13
引脚1标识符
AVDD
CBIAS
AGND
AGND
AVDD
AGND
VIN
VREF2
VREF1
1
2
3
4
5
6
7
8
9
36
D10
35
D9
34
D8
33
D7
32
VDRIVE
31
DGND
30
DGND
29
DVDD
28
D6
27
D5
26
D4
25
D3
AD7484
顶视图
（不按比例）
VREF3
10
AGND
11
AGND
12
AVDD
13
AGND
14
AGND
15
STBY
16
觉
17
CS
18
RD
19
写
20
忙
21
D0
22
D1
23
订购指南
模型
AD7484BST
EVAL-AD7484CB
1
EVAL -CONTROL BRD2
2
温度
范围
-40 ° C至+ 85°C
包
描述
小外形四方扁平封装
评估板
控制器板
选项
ST-48
笔记
1
这可以作为一个独立的评估板，或与EVAL -控制板配合用于评估/演示。
2
该板是一个完整的单元，允许一台PC来控制，并与CB标志后缀的ADI评估板进行通信。
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
在AD7484具有专用ESD保护电路，永久性的损害可能对设备产生
经受高能量静电放电。因此，适当的ESD防范措施建议
以避免性能下降或功能丧失。
警告！
ESD敏感器件
–4–
REV 。中国01年7月13日
D2
24
38
D12
37
D11
初步的技术数据
AD7484
引脚功能说明
针
助记符
AVDD
C
BIAS
AGND
VIN
VREF1
VREF2
VREF3
STBY
觉
DVDD
DGND
V
DRIVE
CONVST
RESET
MODE2
MODE1
夹
描述
正电源的模拟电路。
去耦引脚内部偏置电压。一个100nF的电容应该放在这个引脚之间
AGND 。
电源接地的模拟电路。
模拟输入。单端模拟输入通道。
参考输出。 VREF1连接到内部的2.5V参考的输出。 1μF电容必须
被放置在该引脚与AGND之间。
参考输入。 1μF电容必须放置在该引脚与AGND之间。当使用外部
基准电压源，基准电压应适用于该引脚。
参考引脚的去耦。当使用内部基准，一个100nF必须从这个引脚连接
到AGND 。当使用外部参考源时，此引脚应直接连接到AGND 。
待机逻辑输入。当该引脚为逻辑高电平时，器件将被置于待机模式。请参阅电源
节能节进一步的细节。
午睡逻辑输入。当该引脚为逻辑高电平时，该装置将被置于一个非常低功率模式。看
节能节了解更多详情。
正电源的数字电路。
接地参考数字电路。
逻辑电源输入。此引脚的电源电压将确定在什么电压
在AD7484的接口逻辑将操作。
转换启动逻辑输入。 A转换上的下降沿启动
CONVST
信号。输入
采样/保持放大器的推移，从跟踪模式，以保持模式，转换过程开始。
复位逻辑输入。该引脚上的逻辑0复位内部状态机和终止转换
这可以是正在进行中。持此引脚为低电平保持部分处于复位状态。
操作模式逻辑输入。请参阅表3的详细信息。
操作模式逻辑输入。请参阅表3的详细信息。
逻辑输入。逻辑高电平在这个引脚使能输出削波。在这种模式下，任何输入电压是
大于正的满刻度或小于负的满量程将被剪切到全部为1或全部为0
分别。进一步详情载于偏置/超量程相间螺旋缠绕制成。
芯片选择逻辑输入。该引脚用于与
RD
访问转换结果。该
数据总线是带出的三态和输出的当前内容寄存器驱动到数据
以下二者的下降沿线
CS
和
RD 。 CS
还配合使用写至
执行一个写入偏移寄存器。
CS
可以用硬连线永久较低。
阅读逻辑输入。配合使用
CS
访问转换结果。
写逻辑输入。配合使用
CS
将数据写入到偏移寄存器。当所需
偏移字已被放置在数据总线上，在写入行应是脉冲高。它是下降
这个脉冲，锁存字到偏移寄存器的边缘。
忙碌的逻辑输出。该管脚指示转换过程的状态。该
忙
信号变低
的下降沿之后
CONVST
并保持低电平的转换的持续时间。在并行模式2 ，
该
忙
当转换结果被锁存到输出寄存器信号为高电平。在
并行模式1下，
忙
信号返回高电平，一旦转换完成，但
转换结果不会被移入输出寄存器中，直到下一个下降沿
CONVST
脉搏。
数据I / O位（ D13是MSB） 。这些是通过控制三态销
CS ， RD
而编写的。
这些引脚的工作电压电平由在V确定
DRIVE
输入。
数据输出位为超出量程。如果不使用超过范围的特征时，该引脚被拉到
通过100K的电阻DGND 。
CS
RD
写
忙
D0 - D13
D14
REV 。中国
7/13/01
–5–
QQ：2881677436 复制
