MAX 7000A
包括
MAX 7000AE
可编程逻辑
设备
数据表
2001年10月版。 4.1
功能...
I
I
I
I
I
I
I
高性能3.3 -V基于EEPROM的可编程逻辑
内置第二代多阵列矩阵器件（PLD ）
（ MAX
）结构（见
表1）
3.3 -V在系统可编程（ ISP） ，通过内置的
IEEE标准。与1149.1联合测试行动组（ JTAG ）接口
先进的引脚锁定功能
–
MAX 7000AE设备在系统可编程（ ISP ）电路
符合IEEE标准。 1532
–
EPM7128A与EPM7256A设备ISP电路兼容
IEEE标准。 1532
内置的边界扫描测试（BST ）电路兼容
IEEE标准。 1149.1
支持JEDEC果酱标准测试和编程语言
（ STAPL ） JESD - 71
增强的ISP功能
–
增强的ISP算法更快的编程（不包括
EPM7128A与EPM7256A设备）
–
ISP_Done位，以确保完整的编程（不含
EPM7128A与EPM7256A设备）
–
期间，在系统编程的上拉电阻上的I / O引脚
与流行的5.0 -V MAX 7000S器件引脚兼容
高密度可编程逻辑器件，从600到10,000可用门
f
有关在系统可编程5.0 -V MAX 7000或2.5 -V的信息
MAX 7000B设备，请参阅
MAX 7000可编程逻辑器件系列
数据表
或
MAX 7000B可编程逻辑器件系列数据手册。
表1. MAX 7000A器件特性
特征
可用门
宏单元
逻辑阵列模块
最大用户I / O
引脚
t
PD
（纳秒）
t
SU
（纳秒）
t
前苏联
（纳秒）
t
CO1
（纳秒）
f
CNT
（兆赫）
Altera公司。
A-DS-M7000A-4.1
EPM7032AE
600
32
2
36
4.5
2.9
2.5
3.0
227.3
EPM7064AE
1,250
64
4
68
4.5
2.8
2.5
3.1
222.2
EPM7128AE
2,500
128
8
100
5.0
3.3
2.5
3.4
192.3
EPM7256AE
5,000
256
16
164
5.5
3.9
2.5
3.5
172.4
EPM7512AE
10,000
512
32
212
7.5
5.6
3.0
4.7
116.3
1
MAX 7000A可编程逻辑器件数据手册
...详细信息
特点
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
4.5 ns的引脚对引脚的逻辑延迟高达计数器频率
227.3兆赫
多电压
TM
I / O接口使设备核心电压为3.3 V运行，而
I / O引脚与5.0 V， 3.3 V ， 2.5 -V逻辑电平兼容
引脚数从44到256的各种薄型四方扁平封装
（ TQFP ） ，塑料四方扁平封装（ PQFP ） ，球栅阵列（ BGA ） ，节省空间
节能FINELINE BGA
TM
和塑料J形引脚芯片载体（ PLCC ）
套餐
支持热插拔的MAX 7000AE设备
可编程互连阵列（ PIA）的连续路由结构
快速，可预测的性能
PCI兼容
总线型架构，包括可编程摆率控制
漏极开路输出选项
可编程宏单元寄存器与个别清晰，预置，
时钟和时钟使能控制
可编程上电状态为宏寄存器
MAX 7000AE设备
可编程节电模式为50 ％或更高的功率
减少每个宏单元
可配置扩展器产品长期经销，允许多达
每32宏单元乘积项
可编程安全位保护的专有设计
610个管脚或逻辑驱动的输出使能信号
可选反转2个全局时钟信号
增强互连资源，以提高布通
以提供专门的通道从I / O引脚快速输入设置时间
宏单元的寄存器
可编程输出摆率控制
可编程的接地引脚
软件设计支持和提供的自动布局布线
Altera公司的开发系统，基于Windows的PC和Sun
SPARC工作站和HP 9000系列700/800工作站
通过EDIF提供了额外的设计输入和仿真支持
2 0 0 3 0 0网表文件，参数化模块库（ LPM ）
Verilog HDL语言，VHDL和其他接口，从流行的EDA工具
制造商如Cadence公司，示例逻辑， Mentor Graphics公司，
的OrCAD ， Synopsys公司， Synplicity公司和VeriBest
编程支持Altera的主编程装置
（ MPU ） ， MasterBlaster
TM
串行/通用串行总线（ USB）的
通信电缆， ByteBlasterMV
TM
并口下载
电缆，并且BitBlaster
TM
串行下载电缆，以及
来自第三方制造商和任何编程硬件
果酱
TM
STAPL文件（的.jam ） ， Jam字节代码文件（ .jbc ）或串行矢量
格式文件 - （的.svf ）能够在电路测试仪
2
Altera公司。
MAX 7000A可编程逻辑器件数据手册
一般
描述
MAX 7000A （包括MAX 7000AE ）器件是高密度，高
基于Altera的第二代MAX器件的性能
架构。制造与先进的CMOS技术， EEPROM-
基于MAX 7000A器件具有3.3 V电源电压下工作，并
提供600万可用门， ISP ，以最快的速度4.5引脚至引脚延时NS ，
高达227.3兆赫和反速度。在-4 MAX 7000A器件， -5 ，
-6 ， -7 ，有的-10速度等级与时间相兼容
对于PCI特别兴趣小组的33 MHz运行的要求（ PCI
SIG ）
PCI局部总线特定网络阳离子， 2.2版。
SEE
表2中。
表2. MAX 7000A速度等级
设备
-4
EPM7032AE
EPM7064AE
EPM7128A
(1)
EPM7128AE
EPM7256A
(1)
EPM7256AE
EPM7512AE
注意：
(1)
Altera并不建议使用新的EPM7128A或EPM7256A设备
设计。使用EPM7128AE或EPM7256AE设备，这些设计来代替。
速度等级
-5
-6
-7
v
v
v
v
v
v
v
v
v
v
v
-10
v
v
v
v
v
v
v
v
v
v
-12
v
v
在MAX 7000A架构支持100 ％晶体管到晶体管逻辑
（ TTL ）仿真和SSI ， MSI的高密度集成， LSI逻辑
功能。它可以轻松地集成多种设备，包括好朋友，的GAL ，并
22V10s设备。 MAX 7000A器件提供了广泛的
包，包括PLCC ， BGA ， FINELINE BGA ，超FINELINE BGA ，
PQFP和TQFP封装。看
表3
和
表4 。
Altera公司。
3
MAX 7000A可编程逻辑器件数据手册
表3. MAX 7000A最大用户I / O引脚
设备
44-Pin
PLCC
44-Pin
TQFP
49-Pin
超
FINELINE
BGA
(2)
41
注（1）
84-Pin
PLCC
100针100针
TQFP FINELINE
BGA
(3)
EPM7032AE
EPM7064AE
EPM7128A
(4)
EPM7128AE
EPM7256A
(4)
EPM7256AE
EPM7512AE
36
36
36
36
68
68
68
84
84
84
84
84
68
84
84
表4. MAX 7000A最大用户I / O引脚
设备
144-Pin
TQFP
169-Pin
超
FINELINE
BGA
(2)
注（1）
256-Pin
BGA
256-Pin
FINELINE
BGA
(3)
208-Pin
PQFP
EPM7032AE
EPM7064AE
EPM7128A
(4)
EPM7128AE
EPM7256A
(4)
EPM7256AE
EPM7512AE
注释表：
(1)
(2)
当IEEE标准。 1149.1 （ JTAG ）接口用于在系统编程或
边界扫描测试，四个I / O引脚变为JTAG管脚。
所有超FINELINE BGA封装的引脚兼容通过SameFrame
TM
功能。因此，设计者可以设计一个电路板，以支持多种设备，
提供跨密度和引脚数灵活的迁移路径。设备
迁移是由Altera开发工具的全面支持。看
“ SameFrame引脚
第15页出局“
了解更多详情。
所有FINELINE BGA封装的引脚兼容通过SameFrame功能。
因此，设计者可以设计一个电路板，以支持多种设备，提供
跨越密度和引脚数灵活的迁移路径。设备迁移是完全
通过Altera开发工具的支持。看
第15页上的“ SameFrame引出脚”
为
更多的细节。
Altera并不建议使用新的EPM7128A或EPM7256A设备
设计。使用EPM7128AE或EPM7256AE设备，这些设计来代替。
100
100
120
120
120
100
164
164
176
212
100
100
164
164
212
(3)
(4)
4
Altera公司。
MAX 7000A可编程逻辑器件数据手册
MAX 7000A器件采用CMOS EEPROM单元来实现逻辑
功能。用户可配置的最大7000A架构容纳
各种独立的组合和时序逻辑功能。
该装置可被重新编程为快速和有效的迭代
在设计开发和调试的周期，并且可以编程
和擦除高达100倍。
MAX 7000A器件包含从32到512个宏单元，它们被组合
成16个宏单元组，即逻辑阵列模块（LAB ） 。每
宏小区具有可编程和/固定或阵列和一个可配置的
注册独立的可编程时钟，时钟使能，清晰，
预置功能。要建立复杂的逻辑功能，每个宏单元可
补充这两种可共享扩展乘积项和高
高速并行扩展器产品方面，提供多达32个乘积项
每个宏单元。
MAX 7000A器件提供可编程的速度/功率优化。
设计速度的关键部分可以在高速/全功率运行，
而其余部分在降低高速/低功耗运行。这
速度/功耗优化功能使设计人员能够配置一个
或多个宏小区到50％或更低的功率进行操作，而只是一个加
标称时序延迟。 MAX 7000A器件还提供一个选项，
降低了输出缓冲器的压摆率，减少噪声的瞬态
在非高速关键信号的切换。所有的输出驱动器
MAX 7000A器件能够为2.5 V或3.3 V设置，所有的输入引脚
2.5 V， 3.3 V ， 5.0 -V宽容，让MAX 7000A器件中使用
在混合电压系统。
MAX 7000A器件是由Altera开发系统的支持，
其中集成的软件包，提供原理图，文字，包括
VHDL ， Verilog HDL语言，以及Altera硬件描述语言
（ AHDL ） - 和波形设计输入，编译和逻辑综合，
仿真和时序分析和器件编程。软件
提供EDIF 2 0 0 3 0 0 ， LPM ， VHDL ， Verilog HDL语言，及其他
从其他额外的设计输入和模拟接口的支持
行业标准的PC和UNIX工作站为基础的EDA工具。该
软件基于Windows的PC，以及太阳SPARC工作站上运行，并
HP 9000系列700/800工作站。
f
有关开发工具的更多信息，请参阅
MAX + PLUS II
可编程逻辑开发系统&软件数据表
和
的Quartus可编程逻辑开发系统&软件的数据表。
Altera公司。
5
