MAX 3000A
可编程逻辑
器件系列
数据表
2006年6月版。 3.5
功能...
■
■
■
■
■
■
■
■
■
■
■
高性能，低成本的CMOS EEPROM为基础的可编程
建立在MAX逻辑器件（PLD）
体系结构（见
表1）
3.3 -V在系统可编程（ ISP） ，通过内置的
IEEE标准。与1149.1联合测试行动组（ JTAG ）接口
先进的引脚锁定功能
–
ISP电路，符合IEEE标准。 1532
内置的边界扫描测试（BST ）电路兼容
IEEE标准。 1149.1-1990
增强的ISP功能：
–
增强的ISP算法更快的编程
–
ISP_Done位，以确保完整的编程
–
期间，在系统编程的上拉电阻上的I / O引脚
高密度可编程逻辑器件，从600到10,000可用门
4.5 ns的引脚对引脚的逻辑延迟高达计数器频率
227.3兆赫
多电压
TM
I / O接口，使得该器件核心电压为3.3 V运行，
而I / O引脚与5.0 V， 3.3 V ， 2.5 -V逻辑兼容
水平
引脚数从44到256的各种薄型四方扁平封装
（ TQFP ） ，塑料四方扁平封装（ PQFP ） ，塑料J形引脚芯片载体
（ PLCC） ，并且FINELINE BGA
TM
套餐
热插拔支持
可编程互连阵列（ PIA）的连续路由结构
快速，可预测的性能
工业温度范围
表1. MAX 3000A器件特性
特征
可用门
宏单元
逻辑阵列模块
最大用户I / O
引脚
t
PD
（纳秒）
t
SU
（纳秒）
t
CO1
（纳秒）
f
CNT
（兆赫）
Altera公司。
DS-MAX3000A-3.5
EPM3032A
600
32
2
34
4.5
2.9
3.0
227.3
EPM3064A
1,250
64
4
66
4.5
2.8
3.1
222.2
EPM3128A
2,500
128
8
98
5.0
3.3
3.4
192.3
EPM3256A
5,000
256
16
161
7.5
5.2
4.8
126.6
EPM3512A
10,000
512
32
208
7.5
5.6
4.7
116.3
1
MAX 3000A可编程逻辑器件系列数据手册
...详细信息
特点
■
■
■
■
■
■
■
■
■
■
■
PCI兼容
总线型架构，包括可编程摆率控制
漏极开路输出选项
可编程宏单元触发器与个别清晰，预置，
时钟和时钟使能控制
可编程节电模式的过度的功率减小
在每个宏蜂窝50 ％
可配置扩展器产品长期经销，允许多达
每32宏单元乘积项
可编程安全位保护的专有设计
增强的建筑特色，包括：
- 6或10引脚或逻辑驱动输出使能信号
- 可选反转2个全局时钟信号
- 增强互连资源，以提高布通
- 可编程的输出压摆率控制
软件设计支持和提供的自动布局布线
通过Altera的开发系统，基于Windows的PC和Sun
SPARCstations和HP 9000系列700/800工作站
通过EDIF提供了额外的设计输入和仿真支持
2 0 0 3 0 0网表文件，参数化模块库（ LPM ）
Verilog HDL语言，VHDL和其他接口，从流行的EDA工具
第三方厂商如Cadence公司，示例逻辑，导师
图形的OrCAD ， Synopsys公司， Synplicity公司和VeriBest
编程支持， Altera的主编程单元
（ MPU ） ， MasterBlaster
TM
通信电缆， ByteBlasterMV
TM
并口下载电缆， BitBlaster
TM
串口下载电缆
以及来自第三方制造商的编程和硬件
任何在线测试仪，支持果酱
TM
标准测试和
编程语言（ STAPL ）文件（的.jam ） ，果酱STAPL字节码
文件（ .jbc ）或串行矢量格式文件（的.svf ）
一般
描述
MAX 3000A器件的低成本的基础上，高性能的器件
Altera的MAX架构。制造与先进的CMOS技术，
基于EEPROM的MAX 3000A器件具有3.3 V电源供电
电压，并提供600 10000可用门， ISP ，引脚到引脚延误
快4.5纳秒，和高达227.3兆赫的计数器速度。 MAX 3000A器件
在-4，-5， -6，-7 ， -10速度等级是与定时兼容
PCI特别兴趣小组的要求（ PCI SIG）的
PCI局部总线
特定网络阳离子， 2.2版。
SEE
表2中。
2
Altera公司。
MAX 3000A可编程逻辑器件系列数据手册
表2. MAX 3000A速度等级
设备
–4
EPM3032A
EPM3064A
EPM3128A
EPM3256A
EPM3512A
速度等级
–5
–6
–7
v
v
v
v
v
v
–10
v
v
v
v
v
v
v
在MAX 3000A架构支持100％的晶体管到晶体管逻辑
（ TTL）的仿真和高密度的小规模集成（SSI） ，
中等规模集成（ MSI），并且大规模集成电路（LSI ）逻辑
功能。在MAX 3000A架构轻松集成多个设备
从好朋友，的GAL ，并22V10s以MACH和PLSI设备。
MAX 3000A器件提供了广泛的软件包，其中包括
PLCC ， PQFP和TQFP封装。看
表3中。
表3. MAX 3000A最大用户I / O引脚
设备
44–Pin
PLCC
34
34
注（1）
44–Pin
TQFP
34
34
100针144针208针256针
TQFP
TQFP
PQFP FINELINE
BGA
66
80
96
116
158
172
98
161
208
EPM3032A
EPM3064A
EPM3128A
EPM3256A
EPM3512A
注意：
(1)
当IEEE标准。 1149.1 （ JTAG ）接口用于在系统编程或
边界扫描测试，四个I / O引脚变为JTAG管脚。
MAX 3000A器件采用CMOS EEPROM单元来实现逻辑
功能。用户可配置的MAX 3000A架构适应
各种独立的组合和时序逻辑功能。
该装置可被重新编程为快速和有效的迭代
在设计开发和调试的周期，并且可以是
编程和擦除高达100倍。
Altera公司。
3
MAX 3000A可编程逻辑器件系列数据手册
MAX 3000A器件包含32到512个宏单元，组合成小组
16个宏单元称为逻辑阵列模块（LAB ） 。每个宏单元有一个
可编程和/固定或阵列和一个可配置寄存器
独立的可编程时钟，时钟使能，清除和预置
功能。要建立复杂的逻辑功能，每个宏单元可
补充有共享的膨胀和高速并行
扩展乘积项，提供高达32宏单元乘积项。
MAX 3000A器件提供可编程的速度/功率优化。
设计速度的关键部分可以在高速/全功率运行，
而其余部分在降低高速/低功耗运行。这
速度/功耗优化功能使设计人员能够配置一个
或多个宏小区到50％或更低的功率进行操作，而只是一个加
标称时序延迟。 MAX 3000A器件还提供一个选项，
降低了输出缓冲器的压摆率，减少噪声的瞬态
在非高速关键信号的切换。所有的输出驱动器
MAX 3000A器件能够为2.5 V或3.3 V设置，所有的输入引脚
2.5 V， 3.3 V ， 5.0 -V宽容，让MAX 3000A器件中使用
在混合电压系统。
MAX 3000A器件是由Altera开发系统的支持，
其中集成的软件包，提供原理图，文字，包括
VHDL ， Verilog HDL语言，以及Altera硬件描述语言
（ AHDL ） - 和波形设计输入，编译和逻辑综合，
仿真和时序分析和器件编程。软件
提供EDIF 2 0 0 3 0 0 ， LPM ， VHDL ， Verilog HDL语言，及其他
从其他额外的设计输入和模拟接口的支持
行业标准的PC和UNIX工作站为基础的EDA工具。该
软件基于Windows的PC，以及太阳SPARC工作站上运行，并
HP 9000系列700/800工作站。
f
实用
描述
有关开发工具的更多信息，请参阅
MAX + PLUS II
可编程逻辑开发系统&软件数据表
和
的Quartus可编程逻辑开发系统&软件的数据表。
在MAX 3000A架构包括以下内容：
■
■
■
■
■
逻辑阵列模块（LAB ）
宏单元
扩展乘积项（共享和并联）
可编程互连阵列（ PIA）的
I / O控制块
在MAX 3000A结构包括四个专用输入，可以
作为通用输入或高速，全局控制信号
（时钟，清除和两个输出使能信号），对每个宏单元和I / O的
引脚。
图1
示出的最大值MAX 3000A器件的体系结构。
4
Altera公司。
MAX 3000A可编程逻辑器件系列数据手册
图1. MAX 3000A器件框图
INPUT/GCLK1
INPUT/OE2/GCLK2
INPUT/OE1
输入/ GCLRn
6或10个输出使能
(1)
实验室中
I / O
控制
块
2
16
宏单元
116个
36
36
6或10个输出使能
(1)
LAB B
宏单元
17至32
2
16
I / O
控制
块
2至16个I / O
2至16个I / O
16
16
2至16个
PIA
LAB
36
宏单元
49至64
2
16
I / O
控制
块
6或10个
6或10个
LAB
I / O
控制
块
2
16
宏单元
33 48
2至16个
36
2至16个I / O
2至16个I / O
16
16
2至16个
6或10个
6或10个
2至16个
注意：
(1)
EPM3032A ， EPM3064A ， EPM3128A和EPM3256A设备有六个输出使能。 EPM3512A设备有
10个输出使能。
逻辑阵列模块
对MAX 3000A器件结构是基于的联
高性能实验室。的LAB包括16个宏单元的阵列，如图
in
图1 。
多个实验室都通过PIA ，全局总线连接在一起
由所有的专用输入管脚， I / O管脚，和宏单元馈电。
每个LAB被送入由下列信号：
■
■
从PIA 36的信号时使用的一般逻辑输入
这是用于辅助寄存器的功能全局控件
Altera公司。
5
QQ：2881677436 复制
