1.的Cyclone IV FPGA器件系列
概观
2013年2月
CYIV-51001-1.7
CYIV-51001-1.7
Altera新的旋风
IV FPGA系列器件扩展了Cyclone FPGA系列
在为市场提供成本最低，功耗最低的FPGA ，现在领导
收发器变种。 Cyclone IV器件是针对大批量，成本敏感
应用，使系统设计人员能够满足不断增长的带宽需求
同时降低成本。
Cyclone IV器件系列建立在一个优化的低功耗工艺，提供了
下面的两个变种：
■
■
的Cyclone IV E -最低功耗，高功能用最低的成本
的Cyclone IV GX-最低功耗和最低成本的FPGA 3.125 Gbps的
收发器
1
Cyclone IV E器件提供1.0 V和1.2 V核心电压
f
欲了解更多信息，请参阅
对于Cyclone IV器件电源要求
篇章。
提供电力和成本节约，而不会牺牲性能，以及一个
低成本的集成收发器选项， Cyclone IV器件非常适用于低成本，
小尺寸应用在无线，固网，广播，工业，
消费和通讯行业。
Cyclone IV器件系列特性
Cyclone IV器件系列提供了以下功能：
■
低成本，低功耗FPGA架构：
■
■
■
■
6K至150K逻辑单元
高达6.3 Mb的嵌入式存储器
多达360个18× 18乘法器为DSP处理密集的应用程序
协议桥接应用下1.5瓦总功率
2013 Altera公司。版权所有。 ALTERA ， ARRIA ， CYCLONE ，硬拷贝，MAX的MegaCore ， NIOS ， QUARTUS以及STRATIX和徽标
是Altera公司的商标，并在美国专利和商标局以及其他国家注册。确定为所有其他专有
商标或服务标记均为其各自所有者的财产在描述
www.altera.com/common/legal.html 。
Altera保证其性能
半导体产品当前规范下与Altera标准质保一致，但是保留随时更改产品的权利，并
在不另行通知的服务。 Altera不承担由此产生的任何信息，产品或服务的应用或使用不承担任何责任或法律责任
除非与Altera公司明确书面同意，本文所述。 Altera公司建议客户依靠之前的器件规范的最新版本
任何公开信息及订货对产品或服务之前。
ISO
9001:2008
注册
Cyclone IV器件手册，
第1卷
2013年2月
订阅反馈
1–2
第1章：的Cyclone IV FPGA器件系列概述
Cyclone IV器件系列特性
■
Cyclone IV GX器件提供了多达八个的高速收发器，提供：
■
■
■
数据传输速率高达3.125Gbps
8B / 10B编码器/解码器
8位或10位的物理介质连接（PMA ）到物理编码子层
（ PCS）的接口
字节串行器/解串器（ SERDES ）
字对齐
速率匹配FIFO
TX位拖鞋的通用公共无线电接口（ CPRI ）
电气闲置
动态信道重配置允许您更改数据速率和
上的即时协议
静态均衡和预加重了优异的信号完整性
每通道功耗150毫瓦
灵活的时钟架构，支持多种协议在一个单一的收发器
块
■
■
■
■
■
■
■
■
■
■
Cyclone IV GX器件提供了专用的硬核IP的PCI Express （ PIPE ） （ PCIe）的
创1：
■
■
■
■
■
■
×1，× 2 ，和×4通道配置
终点和根端口配置
多达256字节的有效载荷
一个虚拟信道
2 KB的缓冲区重试
4 KB接收器（RX ）缓冲器
■
Cyclone IV GX器件提供了一个广泛的协议支持：
■
■
■
■
■
■
■
■
■
■
■
的PCIe （ PIPE ）创1 × 1 ， × 2和× 4 （ 2.5 Gbps）的
千兆位以太网（ 1.25 Gbps）的
CPRI （高达3.072 Gbps）的
XAUI （ 3.125 Gbps）的
三倍速率串行数字接口（SDI ）（高达2.97 Gbps）的
串行RapidIO （ 3.125 Gbps）的
基本模式（高达3.125Gbps ）
V型由一体（高达3.0 Gbps）的
DisplayPort的（ 2.7 Gbps）的
串行高级技术附件（SATA） （最高3.0 Gbps）的
OBSAI （高达3.072 Gbps）的
Cyclone IV器件手册，
第1卷
2013年2月Altera公司
第1章：的Cyclone IV FPGA器件系列概述
设备资源
1–3
■
多达532个用户I / O的
■
■
■
LVDS接口高达840 Mbps的发射器（Tx ） ， 875 Mbps的接收
支持DDR2 SDRAM接口高达200 MHz
支持QDRII SRAM和DDR SDRAM高达167 MHz的
■
■
高达每设备8个锁相环（ PLL）的
提供商用和工业温度级
设备资源
表1-1
列出的Cyclone IV E器件资源。
表1-1 。对Cyclone IV E器件系列资源
EP4CE115
114,480
3,888
266
4
20
8
528
EP4CE10
EP4CE15
EP4CE22
EP4CE30
EP4CE40
EP4CE55
EP4CE75
75,408
2,745
200
4
20
8
426
EP4CE6
6,272
270
15
2
10
8
(1)
资源
逻辑单元（LE ）
嵌入式存储器
（千位）
嵌入式18 × 18
乘
通用的PLL
全局时钟网络
用户I / O插槽
最大用户I / O
注意
表1-1：
10,320
414
23
2
10
8
179
15,408
504
56
4
20
8
343
22,320
594
66
4
20
8
153
28,848
594
66
4
20
8
532
39,600
1,134
116
4
20
8
532
55,856
2,340
154
4
20
8
374
179
（ 1 ） I / O的从引脚输出的文件数，用户包括所有通用I / O，专用时钟引脚和两用配置管脚。收发器
销和专用配置管脚不包括在管脚数。
2013年2月
Altera公司。
Cyclone IV器件手册，
第1卷
1–4
第1章：的Cyclone IV FPGA器件系列概述
设备资源
表1-2
列出的Cyclone IV GX器件资源。
表1-2。对Cyclone IV GX器件系列资源
EP4CGX110
EP4CGX150
4
4
11
EP4CGX15
EP4CGX22
EP4CGX30
EP4CGX30
EP4CGX50
EP4CGX75
(1)
(2)
(3)
(3)
(3)
资源
逻辑单元（LE ）
嵌入式存储器（千位）
嵌入式18 × 18乘法器
通用的PLL
多用途锁相环
全局时钟网络
高速收发器
(6)
14,400
540
0
1
2
(5)
21,280
756
40
2
2
(5)
29,440
1,080
80
2
2
(5)
29,440
1,080
80
4
2
(4)
(5)
49,888
2,502
140
4
4
(4)
(5)
73,920
4,158
198
4
4
(4)
(5)
109,424
5,490
280
4
4
(4)
(5)
149,760
6,480
360
(4)
(5)
20
2
2.5
1
9
(7)
20
4
2.5
1
9
(7)
20
4
2.5
1
9
(7)
30
4
3.125
1
11
(8)
30
8
3.125
1
11
(8)
30
8
3.125
1
11
(8)
30
8
3.125
1
11
(8)
30
8
3.125
1
(8)
收发器最大数据速率
（Gbps）的
的PCIe （ PIPE ），硬核IP模块
用户I / O插槽
最大用户I / O
注释
表1-2 ：
(9)
72
150
150
290
310
310
475
475
（ 1 ）适用于F169和F324封装。
（2）适用于在F484包。
（ 3 ）只有两个多用途PLL用于F484封装。
（4 ）两个通用的PLL能够支持收发器时钟。欲了解更多信息，请参阅
时钟网络和PLL的
Cyclone IV器件
篇章。
（ 5 ）您可以使用多功能PLL用于通用时钟时，他们不使用时钟收发器。欲了解更多信息，请参阅
对
时钟网络与PLL的Cyclone IV器件
篇章。
（ 6 ）若的PCIe
1,
可以使用剩余的收发信机中的一个四边形，在相同或不同的数据速率的其它协议。
（ 7 ）包括一个配置I / O库和2个专用时钟输入I / O银行HSSI参考时钟输入。
（ 8 ）包括一个配置I / O插槽和四个专用时钟输入I / O组的HSSI参考时钟输入。
（ 9 ）的I / O从引脚输出的文件数，用户包括所有通用I / O，专用时钟引脚和两用配置管脚。收发器
销和专用配置管脚不包括在管脚数。
Cyclone IV器件手册，
第1卷
2013年2月Altera公司
(3)
包装矩阵
表1-3
列出的Cyclone IV E器件封装产品。
表1-3 。套餐奉献的的Cyclone IV E器件系列
(1),
包
尺寸（mm ）
间距（mm ）
用户I / O
设备
EP4CE6
EP4CE10
EP4CE15
EP4CE22
EP4CE30
EP4CE40
EP4CE55
EP4CE75
EP4CE115
E144
22 × 22
0.5
用户I / O
(3)
(2)
第1章：的Cyclone IV FPGA器件系列概述
包装矩阵
用户I / O
用户I / O
用户I / O
用户I / O
用户I / O
用户I / O
(3)
(3)
(3)
(3)
(3)
(3)
LVDS
LVDS
LVDS
LVDS
LVDS
LVDS
LVDS
91
91
81
79
—
—
—
—
—
21
21
18
17
—
—
—
—
—
—
—
89
—
—
—
—
—
—
—
—
21
—
—
—
—
—
—
—
—
165
—
—
—
—
—
—
—
—
53
—
—
—
—
—
—
179
179
165
153
—
—
—
—
—
66
66
53
52
—
—
—
—
—
179
179
165
153
—
—
—
—
—
66
66
53
52
—
—
—
—
—
—
—
—
—
—
328
324
292
—
—
—
—
—
—
124
132
110
—
—
—
343
—
328
328
324
292
280
—
—
137
—
124
124
132
110
103
—
—
—
—
532
532
374
426
528
—
—
—
—
224
224
160
178
230
注释
表1-3 ：
（ 1） E144封装具有在封装底部的裸露焊盘。该露出焊盘为接地焊盘必须被连接到印刷电路板的接地平面。使用电动此裸露焊盘
连接，而不是热的目的。
（ 2 ）使用PIN迁移View窗口在Quartus II软件的引脚规划器来验证引脚兼容的迁移，当你执行设备迁移。欲了解更多信息，请参阅
I / O
管理
在量2章
Quartus II手册。
（ 3 ）这既包括专门的模拟和LVDS双。欲了解更多信息，请参阅
在Cyclone IV器件的I / O特性
篇章。
Cyclone IV器件手册，
第1卷
LVDS
(3)
2013年2月
Altera公司。
M164
8×8
0.5
M256
9x9
0.5
U256
14 × 14
0.8
F256
17 × 17
1.0
U484
19 × 19
0.8
F484
23 × 23
1.0
F780
29 × 29
1.0
1–5
QQ：2881677436 复制
