1.引言
SIIGX51001-1.6
了Stratix
II GX器件系列是Altera的第三代FPGA中的
结合高速串行收发器，具有可扩展的，
高性能的逻辑阵列。 Stratix II GX器件包括420
高速收发器通道，每个通道包含时钟和数据
在恢复单元（ CRU）技术和嵌入式SERDES功能
高达每秒6.375千兆位（ Gbps）的数据速率。该收发器
分成四通道收发器模块和被设计用于低
功耗和小尺寸。了Stratix II GX FPGA
技术是建立了Stratix II体系结构时，提供1.2 V逻辑
阵列具有无与伦比的性能，灵活性，并缩短产品上市
的能力。这种可扩展的，高性能的架构使
Stratix II GX器件非常适用于高速背板接口，
芯片到芯片和通信协议桥接应用。
特点
本节列出了Stratix II GX器件的功能。
■
主要设备特点：
●
TriMatrix存储器由三个内存块大小为
实现真正的双端口存储器和先入先出（ FIFO ）
缓存，性能高达550 MHz的
●
多达16个全局时钟网络与多达32个区域时钟
每个设备区域网络
●
高速DSP模块提供专用实施
乘法器（在高达450 MHz ） ，乘法累加功能，
与有限脉冲响应（ FIR）滤波器
●
多达四个增强PLL每个设备提供扩频，
可编程带宽，时钟切换，实时PLL
重新配置，以及先进的乘法和相
移
●
对于众多的单端和差分I支持/ O
标准
●
上了高速源同步差分I / O支持
71通道
●
支持源同步总线标准，包括SPI- 4
第2阶段（ POS - PHY第4级） ， SFI- 4.1 ， XSBI ， UTOPIA IV ， NPSI ，
和CSIX -L1
●
支持高速外部存储器，包括四数据
速率（ QDR和QDRII ） SRAM ，双数据速率（ DDR和
DDR2）SDRAM ，以及单数据速率（SDR ）的SDRAM
Altera公司。
2007年10月
1–1
特点
●
●
●
支持从多个知识产权宏功能
Altera公司
的MegaCore
功能和Altera宏功能合作伙伴
计划（AMPP
SM
）宏功能
采用配置比特流支持设计安全性
加密
支持远程配置更新
■
收发器模块的功能：
●
高速串行收发器通道时钟数据恢复
（ CDR ）提供600兆比特每秒（ Mbps）的6.375 - Gbps的
每通道全双工收发器操作
●
备有4 ，8，12 ，16，或20高速串行设备
收发器通道提供高达系列的255 Gbps的
带宽（全双工）
●
动态可编程输出电压差（V
OD
)
和改进的信号完整性的预加重设置
●
支持的CDR-基于串行协议，包括PCI Express，
千兆以太网卡， SDI ， Altera的的SerialLite II ， XAUI ， CEI -6G ，
CPRI ，串行RapidIO ， SONET / SDH
●
收发器通道的动态重新配置切换
多种协议和数据速率之间的
●
单个发射器和接收器通道关断
对于在降低功耗的能力
非操作
●
在接收到的自适应均衡（ AEQ ）能力
补偿不断变化的链路特性
●
可选片内终端电阻（ 100 ， 120 ，或150
Ω)
为
在各种传输介质的改进的信号完整性
●
可编程收发器到FPGA的接口与支持
8-， 10-， 16-， 20-， 32-，和40位宽的数据传输
●
1.2V和1.5V -V虚拟电流模式逻辑（ PCML ）为600 Mbps的
6.375 Gbps的（ AC耦合）
●
对于信号丢失（仅适用于PIPE接收指标
模式）
●
内置自测试（ BIST ）
●
热插拔的热插拔或热插拔和电源
无需使用外部设备的支持测序
●
速率匹配器，字节重新排序，位重新排序，图案检测器，
和字对齐支持可编程模式
●
专用电路是符合管， XAUI和
GIGE
●
内置字节排序，这样一帧或包总是以
一个已知的字节通道
●
发射器有两个PLL输入，每个收发器模块
具有独立的时钟分频器，以提供不同的时钟速率
关于它的每一个发射器
1–2
的Stratix II GX器件手册，卷1
Altera公司。
2007年10月
介绍
●
●
●
●
8B / 10B编码器和解码器执行8位到10位的编码
和10位到8位解码
相位补偿FIFO缓冲区进行时钟域
该收发器模块和逻辑阵列之间翻译
接收FIFO重新同步与本地接收到的数据
参考时钟
通道对齐符合XAUI
f
某些收发器模块可以被旁路。参阅
的Stratix II GX
架构
中的第1卷第一章
的Stratix II GX器件手册
为
更多的细节。
表1-1
列出了Stratix II GX器件的功能。
表1-1 。的Stratix II GX器件特性（共2第1部分）
EP2SGX30C/D
特征
C
的ALM
等效的LE
收发器
频道
收发器数据速率
源同步
接收通道
(1)
源同步
发送通道
M512 RAM块
（32 ×18位）
M4K RAM块
（ 128 × 36位）
M- RAM块
（ 4K ×144位）
总RAM位数
嵌入式
乘法器（ 18 × 18 ）
DSP模块
锁相环
最大用户I / O
引脚
4
EP2SGX60C/D/E
C
D
24,176
60,440
EP2SGX90E/F
E
36,384
90,960
EP2SGX130/G
G
53,016
132,540
D
13,552
33,880
8
E
F
4
8
12
12
16
20
600 Mbps至
6.375 Gbps的
73
71
699
609
6
6,747,840
252
63
8
600 Mbps至
6.375 Gbps的
31
29
202
144
1
1,369,728
64
16
4
361
600 Mbps至6.375 Gbps的
31
29
31
29
329
255
2
2,544,192
144
36
4
364
4
364
8
534
42
42
600 Mbps至
6.375 Gbps的
47
45
488
408
4
4,520,448
192
48
8
558
650
59
59
734
Altera公司。
2007年10月
1–3
的Stratix II GX器件手册，卷1
QQ：2881677436 复制
