1.引言
SII51001-4.2
介绍
了Stratix
II FPGA系列是基于1.2 -V ， 90纳米，全铜
SRAM工艺，并采用了全新的逻辑结构，最大限度地提高
性能，使设备的密度接近18万
等价逻辑单元（LE ） 。 Stratix II器件提供高达9兆
片上的TriMatrix 内存要求高，内存密集型
应用程序和具有最多96个DSP块多达384 （ 18位×18位）的
乘数高效实现高性能滤波器和
其他DSP功能。各种高速外部存储器接口
支持，其中包括双数据速率（ DDR） SDRAM和DDR2
SDRAM ， RLDRAM II ，四倍数据率（ QDR ） II SRAM ，以及单个数据
速率（SDR ）的SDRAM 。 Stratix II器件支持多种I / O标准
伴随着每秒（ Gbps）的源同步1千兆位支持
与DPA电路的信号。 Stratix II器件提供完整的时钟
用高达550兆赫的内部时钟频率管理解决方案
和多达12个锁相环（ PLL）的。 Stratix II器件也是
业内有一个配置的解密能力第一的FPGA
比特流使用高级加密标准（AES）算法来
保护设计。
Stratix II系列提供了以下功能：
■
■
特点
■
■
■
■
■
■
15600至179400等值的LE ;看
表1-1
新的和创新的自适应逻辑模块（ ALM）中，基本
了Stratix II架构的构建模块，最大限度地提高性能
和资源使用效率
高达9383040 RAM位（ 1172880字节）无可用
减少逻辑资源
TriMatrix存储器由三个内存块大小来实现
真正的双端口存储器和先入先出（ FIFO ）缓冲器
高速DSP模块提供专用实施
乘法器（在高达450 MHz ） ，乘法累加的功能，并
有限脉冲响应（ FIR）滤波器
截至16与每个设备区域24时钟资源全局时钟
时钟控制模块支持动态时钟网络的启用/禁用，
这允许时钟网络断电，以降低功率
在用户模式下功耗
多达12个锁相环（ 4增强PLL和八个快速PLL ）每个设备
提供扩展频谱，可编程带宽，时钟开关
以上，实时PLL重配置，和先进的乘法
和相移
Altera公司。
2007年5月
1–1
特点
■
■
■
■
■
■
■
支持多种单端和差分I / O标准
高速差分I / O支持， DPA电路1 - Gbps的
性能
支持高速网络和通信总线
标准，包括并行的RapidIO ， SPI- 4第2阶段（ POS -PHY
4级）的HyperTransport 技术，以及SFI- 4
支持高速外部存储器，包括DDR和DDR2
SDRAM ， RLDRAM II ， QDR II SRAM和SDR SDRAM
支持从多个知识产权宏功能
Altera公司的MegaCore
功能和Altera宏功能合作伙伴
计划（AMPP
SM
）宏功能
采用配置比特流支持设计安全性
加密
支持远程配置更新
表1-1 。的Stratix II FPGA系列产品特点
特征
的ALM
自适应查找表（ ALUTS ）
(1)
等效的LE
(2)
M512 RAM块
M4K RAM块
M- RAM块
总RAM位数
DSP模块
18位× 18位乘法器
(3)
增强PLL
快速PLL
最大用户I / O引脚
注释
表1-1：
(1)
(2)
(3)
一个ALM包含两个ALUTS 。该ALUT是在Quartus中使用的细胞
II软件的逻辑综合。
这是个LE的一个Stratix器件（ 4输入LUT的体系结构）的当量数。
这些乘法器是使用DSP模块来实现。
EP2S15
6,240
12,480
15,600
104
78
0
419,328
12
48
2
4
366
EP2S30
13,552
27,104
33,880
202
144
1
1,369,728
16
64
2
4
500
EP2S60
24,176
48,352
60,440
329
255
2
2,544,192
36
144
4
8
718
EP2S90
36,384
72,768
90,960
488
408
4
4,520,488
48
192
4
8
902
EP2S130
53,016
106,032
132,540
699
609
6
6,747,840
63
252
4
8
1,126
EP2S180
71,760
143,520
179,400
930
768
9
9,383,040
96
384
4
8
1,170
1–2
的Stratix II器件手册，卷1
Altera公司。
2007年5月
介绍
Stratix II器件提供节省空间的FINELINE BGA
套餐
（见
表1-2
和
1–3).
表1-2。的Stratix II封装选项& I / O管脚数
484-Pin
FINELINE BGA
342
342
334
308
注意事项（1 ） ， （ 2 ）
780-Pin
FINELINE
BGA
1,020-Pin
FINELINE BGA
1,508-Pin
FINELINE BGA
设备
484-Pin
混合动力
FINELINE
BGA
672-Pin
FINELINE
BGA
366
500
492
EP2S15
EP2S30
EP2S60
(3)
EP2S90
(3)
EP2S130
(3)
EP2S180
(3)
注释
表1-2 ：
(1)
(2)
(3)
718
534
534
758
742
742
902
1,126
1,170
所有的I / O引脚数，包括八个专用时钟输入引脚（ clk1p ，
clk1n ， clk3p ， clk3n ， clk9p ， clk9n ，
clk11p,
和
clk11n)
即，可用于数据输入。
Quartus II软件的I / O引脚数包括一个额外的引脚，
PLL_ENA
，这不能作为中普通
通用I / O引脚。该
PLL_ENA
销只能用于使装置内的锁相环。
在I / O引脚数为EP2S60 ， EP2S90 ，在1020引脚和1508引脚封装EP2S130和EP2S180设备
包括八个专用快速PLL时钟输入（ FPLL7CLKp / N ，
FPLL8CLKp / N ， FPLL9CLKp / N ，
和
FPLL10CLKp/n)
即，可用于数据输入。
表1-3 。的Stratix II FINELINE BGA封装尺寸
维
间距（mm ）
面积（mm2）
长×宽
(mm × mm)
484针
1.00
529
23 × 23
484-Pin
混合动力
1.00
729
27 × 27
672针
1.00
729
27 × 27
780针
1.00
841
29 × 29
1020引脚
1.00
1,089
33 × 33
1,508引脚
1.00
1,600
40 × 40
同一个包中的所有Stratix II器件支持垂直迁移
（例如，你可以在EP2S15 ， EP2S30和EP2S60之间迁移
在672针FINELINE BGA封装器件）。垂直迁移的手段
你可以迁移到设备的专用引脚，配置引脚，
和电源引脚是相同的跨设备的密度给定的包。
为了确保电路板布局支持一个范围内迁移的密度
包装产品，使内适用的垂直迁移路径
Quartus II软件（作业菜单> >设备迁移的设备） 。
Altera公司。
2007年5月
1–3
的Stratix II器件手册，卷1
QQ：2881677436 复制
