EP220 & EP224
经典EPLD中
数据表
1995年5月版。 1
特点
s
s
s
s
s
s
s
s
s
s
s
高性能，低功耗的可擦除可编程逻辑
器件（ EPLD中）与8个宏单元
–
组合速度低至7.5纳秒
–
高达100MHz的频率计数器
–
高达115兆赫的流水线的数据传输速率
–
最大5.5 ns的时钟到输出时间;最低4.5 ns的设置
时间
更换或升级16V8 / 20V8 PAL和GAL器件
最多输入18 （ 10专用输入）的EP220 ， 22路输入（ 14
专用输入），在EP224 ;多达8个输出均EP220和EP224
宏单元可独立编程的登记和
组合逻辑
可编程控制反转配套高电平或主动 -
低输出
低功耗
–
典型的我
CC
= 90 mA的25兆赫（用于-7A速度等级）
–
四分之一功率模式（我
CC
= 40 mA）的
–
与典型的I可编程零功耗模式
CC
= 50
A
（对于-10A和-12速度等级）
为专利设计全面保护可编程安全位
低输出偏斜的时钟驱动器应用
100％的一般测试，以提供100％的编程收率
来自Altera的软件和编程的支持和广泛的
第三方工具
可在窗口的陶瓷和一次性可编程（OTP）
塑料封装
–
20引脚塑封J引线封装（ PLCC ）
–
20针陶瓷和塑料双列直插式封装（ CERDIP和
PDIP ）
–
24引脚PDIP
–
28引脚PLCC
一般
描述
该EPROM型EP220和EP224器件具有一个灵活的I / O
架构和实施150可用（ 300可用）定制的门
用户的逻辑功能。 EP220和EP224器件可以用作升级
高速双极性可编程逻辑器件（PLD） ，或为74系列的LS
和CMOS （SSI和MSI ）逻辑器件中的高性能
微机系统。
Altera公司。
A-ds-220/224-01
1
EP220 & EP224经典EPLD中
相比于等效速度的双极型器件中， EP220和
EP224提供更低的功耗，更快的输入到非
注册输出延时（T
PD
）在组合模式中，和更高
计数器频率的注册申请。这增加
性能支持相比，更快的状态机设计
双极型器件，并提供了附加的定时余量为现有
设计。在EP220和EP224非常适合大批量
制造的高性能系统。这些设备完善
性能和降低系统噪声，功率消耗，并
热量的产生。
实用
描述
图1
示出了EP220和EP224装置的框图
架构。在EP220拥有10个专用输入和8个I / O引脚;该
EP224拥有14个专用输入和8个I / O引脚。
2
Altera公司。
EP220 & EP224经典EPLD中
图1. EP220 & EP224框图
括号中的数字指的是引脚输出数量。
EP220
全局时钟
输入/ CLK
输入
输入
输入
输入
输入
输入
输入
输入
(1)
(2)
(3)
(4)
(5)
(6)
(7)
(8)
(9)
MACROCELL 1
MACROCELL 2
MACROCELL 3
MACROCELL 4
宏小区5
宏小区6
MACROCELL 7
MACROCELL 8
I / O （ 19 ）
I / O （ 18 ）
I / O （ 17 ）
I / O （ 16 ）
I / O （ 15 ）
I / O （ 14 ）
I / O （ 13 ）
I / O （ 12 ）
全球
公共汽车
INPUT （ 11 ）
EP224
全局时钟
输入/ CLK
输入
输入
输入
输入
输入
输入
输入
输入
(1)
(2)
(3)
(4)
(5)
(6)
(7)
(8)
(9)
MACROCELL 1
MACROCELL 2
MACROCELL 3
MACROCELL 4
宏小区5
宏小区6
MACROCELL 7
MACROCELL 8
I / O （ 22 ）
I / O （ 21 ）
I / O （ 20 ）
I / O （ 19 ）
I / O （ 18 ）
I / O （ 17 ）
I / O （ 16 ）
I / O （ 15 ）
全球
公共汽车
INPUT （ 10 ）
INPUT （ 11 ）
INPUT （ 13 ）
INPUT （ 14 ）
INPUT （ 23 ）
的EP220和EP224结构基于一个求和-的产品，
可编程和/固定或结构。每个宏单元可
独立编程的组合或注册输出。一
反转选项允许每个输出为高电平有效或可配置
低电平有效的操作。每个I / O引脚可以通过编程来充当
为输入，输出或双向引脚。
在EP220和EP224器件架构具有以下特点：
s
s
宏单元
高频率，低偏移全局时钟
3
Altera公司。
EP220 & EP224经典EPLD中
宏单元
每个宏单元包含有8个产品长期块
和
产品条款
喂养
OR
门。一个乘积项是专门为输出使能
（OE）控制所述的三态缓冲器的。全球逻辑阵列允许每个
产品长期连接到每个输入-36的真或补
输入为EP220 ，输入44为EP224 -和I / O的反馈信号。
SEE
图2中。
图2. EP220 & EP224宏单元
OUTPUT ENABLE
D
Q
CLK
逆温
控制
可编程
注册
反馈到
逻辑阵列
引脚， I / O和
宏单元反馈
反馈
SELECT
宏单元可以单独配置注册或组合
操作中，提供了一个混合模式的操作中固定不提供
建筑PAL器件。当选择注册的输出，反馈
从寄存器到逻辑阵列绕过输出缓冲器。当
选择组合输出，反馈来自于I / O引脚
通过输出缓冲器，并可以用于双向I / O 。与
PAL和GAL器件，在EP220和EP224所有八个输出允许
从I / O引脚的组合反馈信号喂逻辑阵列。
数据移入宏公司的D寄存器上的上升沿
全局时钟。
4
Altera公司。
EP220 & EP224经典EPLD中
该
XOR
门可以实现高电平或低电平逻辑，并且可以使用
狄摩根反转，以减少所需要的乘积项数
实现的功能。
如果EP220和EP224寄存器输出不需要
OE
信号，该
内部乘积项可保持在启用状态的输出;如果全球
OE
信号是必需的，任何输入可专用于该任务，并且所有八个
产品方面可以相应地进行编程。
高频率，低偏移全局时钟
EP220和EP224器件具有极低的输出引脚歪斜：注册
输出偏移（T
OCR
）通常小于300 ps的少;组合输出
SKEW
(t
OSC
）通常小于400 ps的。这种低输出偏斜率品牌
EP220和EP224器件非常适用于高频系统时钟
应用程序，包括英特尔奔腾微处理器， 486的PC ，
和PCI总线设计。
PLD
兼容性
的EP220和EP224设备是最高速的逻辑超集，
24针PAL / GAL器件。行业标准的JEDEC文件来自
兼容设备可以被编程成EP220或EP224设备。
表1
总结了一些可被替换或升级的设备
与EP220和EP224设备。
表1. EP220-和EP224兼容设备（ 4个第1部分）
PAL / GAL供应商
高级微
器件
PAL / GAL器件
PAL16L8
PAL16R8
PALCE16V8
PAL20L8
PAL20R8
PALCE20V8
PAL16L8
PAL16R8
PALCE16V8
PAL20L8
PAL20R8
PALCE20V8
Altera的更换
设备
EP220-7
速度
GRADE
-7
EP224-7
EP220-10
-10
EP224-10
Altera公司。
5
QQ：2881677436 复制
