ACEX 1K
可编程逻辑器件系列
数据表
2001年6月版。 3.1
功能...
s
s
s
s
可编程逻辑器件（PLD） ，提供成本低
系统级可编程单芯片（ SOPC ）集成在单一
设备
–
执行宏功能增强的嵌入式阵列
如高效的内存和专门的逻辑功能
–
每个嵌入式阵列高达16位宽度的双端口能力
块（ EAB ）
–
对于一般的逻辑功能的逻辑阵列
高密
–
10,000到100,000典型的门（见
表1）
–
高达49152的RAM位（每EAB的4096位，所有这些都可以
在不降低的逻辑容量使用）
具有成本效益的可编程架构为高容量
应用
–
成本优化的过程
–
针对高性能通信的低成本解决方案
应用
系统级特性
–
多电压
TM
I / O引脚可以驱动或者由2.5 V， 3.3 V驱动，或
5.0 - V器件
–
低功耗
–
双向I / O性能（设置时间[T
SU
]和时钟用于─
输出延迟[T
CO
] ）高达250 MHz
–
完全符合外围部件互连
特别兴趣小组（PCI SIG）的
PCI本地总线规范，
修订版2.2
对于33 MHz或66 MHz的3.3 V操作
表1. ACEX
TM
1K设备功能
特征
典型的盖茨
最大的系统门
逻辑单元（LE ）
EABS
总RAM位数
最大用户I / O引脚
EP1K10
10,000
56,000
576
3
12,288
136
EP1K30
30,000
119,000
1,728
6
24,576
171
EP1K50
50,000
199,000
2,880
10
40,960
249
EP1K100
100,000
257,000
4,992
12
49,152
333
Altera公司。
A-DS-ACEX-3.1
1
ACEX 1K可编程逻辑器件系列数据手册
...详细信息
特点
I
I
-1速度等级的器件均符合
PCI局部总线
规范修订版2.2
5.0 -V操作
–
内置的联合测试行动组（ JTAG ）边界扫描测试
（BST ）电路符合IEEE标准。 1149.1-1990 ，可
无需消耗额外的设备逻辑。
–
工作于2.5 V内部电源电压
–
在电路的可重构（ ICR ），通过外部配置
设备，智能控制器，或JTAG端口
–
ClockLock
TM
和ClockBoost
TM
为减少时钟延迟选项，
时钟偏移和时钟乘法
–
内置，低偏移时钟分布树
–
所有设备的100％的功能测试;测试向量或扫描链
不要求
–
之前和配置过程中拉在I / O引脚
灵活的互连
–
FastTrack网络
连续互连路由结构，可快速，
可预测的互连延迟
–
专用进位链实现这种算法功能
作为快速加法器，计数器和比较器（自动使用
软件工具和宏功能）
–
专用级联链实现高速，
高扇入逻辑功能（自动使用软件工具
和宏功能）
–
三态仿真，实现内部三态总线
–
多达六个全局时钟信号和四个全局明确的信号
强大的I / O引脚
–
个别三态输出使能控制每个引脚
–
每个I / O引脚漏极开路选项
–
可编程输出摆率控制，以降低开关
噪音
–
钳位到V
CCIO
上的销通过针基础用户可选
–
支持热插拔
–
2
Altera公司。
ACEX 1K可编程逻辑器件系列数据手册
I
I
I
软件设计支持和提供的自动布局布线
Altera开发系统，基于Windows的PC和Sun
SPARC工作站和HP 9000系列700/800工作站
灵活的封装选择在100至484管脚，其中包括
创新FINELINE BGA
TM
包（见
表2
和
3)
通过EDIF提供了额外的设计输入和仿真支持
2 0 0 3 0 0网表文件，参数化模块库（ LPM ）
DesignWare的组成部分， Verilog HDL语言，VHDL和其他接口
从厂商流行的EDA工具，如Cadence公司，
典范逻辑， Mentor Graphics公司，的OrCAD ， Synopsys公司， Synplicity公司，
VeriBest和Viewlogic系
注意事项（1 ） ， （ 2 ）
208引脚PQFP
120
147
147
147
表2. ACEX 1K包装选项& I / O引脚数
设备
EP1K10
EP1K30
EP1K50
EP1K100
注意事项：
(1)
(2)
(3)
100引脚TQFP
66
144引脚TQFP
92
102
102
256-Pin
FINELINE BGA
136
171
186
186
484-Pin
FINELINE BGA
136
(3)
171
(3)
249
333
ACEX 1K器件封装类型包括薄型四方扁平封装（ TQFP ） ，塑料四方扁平封装（ PQFP ）和FINELINE
BGA封装。
在同一封装器件的引脚兼容，但有些设备有更多的I / O引脚比别人好。当
规划设备迁移，使用I / O引脚通用于所有设备。
支持具有256引脚FINELINE BGA封装此选项。通过使用SameFrame
TM
引脚的迁移，所有FINELINE
BGA封装的引脚兼容。例如，一个板可被设计成支持256引脚和484引脚FINELINE
BGA封装。
表3. ACEX 1K包装规格
设备
间距（mm ）
面积（mm
2
)
长
×
宽度
(mm
×
mm)
100引脚TQFP
0.50
256
16
×
16
144引脚TQFP
0.50
484
22
×
22
208引脚PQFP
0.50
936
30.6
×
30.6
256-Pin
FINELINE BGA
1.0
289
17
×
17
484-Pin
FINELINE BGA
1.0
529
23
×
23
Altera公司。
3
ACEX 1K可编程逻辑器件系列数据手册
一般
描述
Altera公司
ACEX 1K器件提供一个模高效，低成本架构
相结合的查找表（ LUT）结构和E abs的。基于LUT的逻辑
提供优化的性能和效率对于数据通路，寄存器
密集型的，数学的，或数字信号处理（DSP ）设计，而
EABS实现RAM ， ROM ，双口RAM ，或先入先出（ FIFO ）
功能。这些元素使ACEX 1K适用于复杂的逻辑
功能和存储器功能，例如数字信号处理，广
数据路径处理，数据转换和微控制器，如
在高性能的通信应用程序所需的。基于
可重构的CMOS SRAM元件时， ACEX 1K架构
结合实施普通门阵列的所有必要功能
宏功能，伴随着高引脚数，使一个有效的接口
与系统组件。先进的工艺和低电压
2.5 V内核的要求允许ACEX 1K器件，以满足
从DSL的低成本，大批量应用需求
调制解调器的低成本开关。
重新配置ACEX 1K器件的能力，可实现完整的测试之前，
装运并允许设计者专注于模拟和设计
核查。 ACEX 1K器件的可重构消除了库存
管理门阵列设计和测试向量生成故障
覆盖范围。
表4
给出了一些常见的设计ACEX 1K器件的性能。
所有性能结果与Synopsys的DesignWare或获得
LPM功能。实行特殊设计方法不需要
该应用程序;设计师只是推断或者在实例化一个函数
Verilog HDL语言， VHDL ， Altera硬件描述语言（ AHDL ） ，或
原理图设计文件。
表4. ACEX 1K器件性能
应用
资源
二手
LES
EABS
-1
16位可加载计数器
16位累加器
16到1多路转换器
(1)
用3级流水线16位乘法器（2）
256
×
16 RAM的读周期速度
(2)
256
×
16 RAM的写入循环速度
(2)
注意事项：
(1)
(2)
本申请中使用的组合的输入和输出。
本申请中使用的注册会员的输入和输出。
性能
速度等级
-2
232
232
4.5
131
196
143
单位
-3
185
185
6.6
93
143
111
兆赫
兆赫
ns
兆赫
兆赫
兆赫
16
16
10
592
0
0
0
0
0
0
1
1
285
285
3.5
156
278
185
4
Altera公司。
ACEX 1K可编程逻辑器件系列数据手册
表5
示出了用于更复杂的设计ACEX 1K器件的性能。
这些设计可以作为Altera公司的MegaCore
TM
功能。
对于复杂的设计表5. ACEX 1K器件性能
应用
LES
二手
-1
16位， 8抽头并行有限脉冲响应（FIR）
滤波器
8位， 512点的快速傅立叶变换（FFT）的
功能
a16450
通用异步
接收器/发送器（UART）
597
1,854
342
192
23.4
113
36
性能
速度等级
-2
156
28.7
92
28
单位
-3
116
38.9
68
20.5
MSPS
s
兆赫
兆赫
每个ACEX 1K器件包含一个嵌入式阵列和一个逻辑阵列。该
嵌入式阵列用来实现各种存储器功能或
复杂的逻辑功能，如数字信号处理（DSP） ，宽
数据路径处理，单片机应用，和数据
变换的功能。逻辑阵列执行相同的功能如
海的-门的门阵列中，用于实现通用逻辑
如计数器，加法器，状态机和多路复用器。该
嵌入和逻辑阵列的组合提供了高
性能和嵌入式门阵列的高密度，从而使
设计者能够在单个设备上实现一个完整的系统。
ACEX 1K设备被配置为在系统上电时与存储在数据
一个Altera串行配置的设备或由系统控制器提供的。
Altera提供EPC16 ， EPC2 ， EPC1和EPC1441配置设备，
这通过一个串行数据流配置ACEX 1K器件。组态
数据也可从系统RAM中或通过Altera的下载
MasterBlaster
TM
， ByteBlasterMV
TM
或BitBlaster
TM
下载电缆。
一个ACEX 1K设备已经被配置之后，它可以被重新配置， IN-
电路通过复位装置和加载新数据。因为
重新配置后需要小于40毫秒，实时的变化可以作出
在系统操作。
ACEX 1K器件包含允许微处理器的接口
配置ACEX 1K器件串联或并联，并且同步或
异步。该接口还允许微处理器来治疗
ACEX 1K器件如存储器和通过写入到一个虚拟配置它
内存位置，简化了设备的重新配置。
Altera公司。
5
QQ：2880707522 复制
