CYCLONE

FPGA系列

数据表

2003年3月版。 1.1

介绍

初步

信息

旋风

TM

现场可编程门阵列系列基于一个1.5 -V

0.13微米，全铜SRAM工艺，具有密度高达20060逻辑

单元（LE）和高达288千位的RAM。有了这样的相位特性

锁相环（ PLL）的用于计时和专用双数据速率（DDR）

接口，满足DDR SDRAM和快速周期RAM （ FCRAM ）内存

要求， Cyclone器件是用于数据路径具有成本效益的解决方案

应用程序。 Cyclone器件支持多种I / O标准，包括

LVDS数据速率可达每秒311兆比特（ Mbps）和66兆赫，

32位的外围组件互连（PCI） ，用于与接口和

支持ASSP和ASIC器件。 Altera还提供了新的低成本的串行

配置设备配置Cyclone器件。

■

■

■

■

■

■

■

■

■

■

功能...

2,910至20060个LE ，看

表1

高达294,912 RAM位（ 36,864字节）

通过低成本的串行配置器件支持的配置

支持LVTTL ， LVCMOS ， SSTL -2和SSTL - 3 I / O标准

支持66 MHz的32位PCI标准

低速（ 311 Mbps）的LVDS I / O支持

每台设备最多两个PLL提供时钟倍频和相

移

多达八个全局时钟线与6个时钟资源提供每

逻辑阵列模块（ LAB ）行

支持外部存储器，包括DDR SDRAM （ 133 MHz）的，

FCRAM以及单数据速率（SDR ）的SDRAM

支持多种知识产权（ IP）内核，包括

Altera公司

的MegaCore

功能和Altera宏功能合作伙伴

计划（AMPP

SM

）宏功能

表1. Cyclone器件特性

特征

LES

M4K RAM块（ 128

×

36位）

总RAM位数

锁相环

最大用户I / O引脚

(1)

注意

表1：

(1)

该参数包括全局时钟引脚。

EP1C3

2,910

13

59,904

1

104

EP1C4

4,000

17

78,336

2

301

EP1C6

5,980

20

92,160

2

185

EP1C12

12,060

52

239,616

2

249

EP1C20

20,060

64

294,912

2

301

Altera公司。

DS-CYCLONE-1.1

1

气旋FPGA系列数据手册

初步信息

Cyclone器件在四方扁平封装（ QFP ），并提供节省空间

FINELINE BGA

包（见

表2

通过

3).

表2.旋风封装选项& I / O管脚数

设备

100-Pin

TQFP

(1)

65

144-Pin

TQFP

(1), (2)

104

240-Pin

PQFP

(1)

256-Pin

FINELINE

BGA

324-Pin

FINELINE

BGA

400-Pin

FINELINE

BGA

EP1C3

EP1C4

EP1C6

EP1C12

EP1C20

注释

表2：

(1)

(2)

249

98

185

173

185

185

249

233

301

301

TQFP ：薄型四方扁平封装。

PQFP ：塑料四方扁平封装。

Cyclone器件支持同一包中的垂直迁移（即设计人员可以在EP1C3之间迁移

设备中的144引脚TQFP封装，在同一封装中EP1C6器件） 。

表3.旋风QFP & FINELINE BGA封装尺寸

维

100-Pin

TQFP

0.5

256

16

×

16

144-Pin

TQFP

0.5

484

22

×

22

240-Pin

PQFP

0.5

1,024

34.6

×

34.6

256-Pin

FINELINE

BGA

1.0

289

17

×

17

324-Pin

FINELINE

BGA

1.0

361

19

×

19

400-Pin

FINELINE

BGA

1.0

441

21

×

21

间距（mm ）

面积（mm）

长

×

宽度

(mm

×

mm)

2

2

Altera公司。

初步信息

气旋FPGA系列数据手册

桌子，

目录

介绍........................................................................................................1

产品特点............................................................................................................... 1

目录............................................... ................................................ 3

功能说明................................................ ...................................... 4

逻辑阵列模块............................................... .............................................. 6

................................................逻辑元件.................................................. 0.9

MultiTrack互联................................................ ................................. 17

嵌入式存储器................................................ ......................................... 23

全局时钟网络&锁相环.......................................... 0.34

I / O结构....................................................................................................44

电源排序&热插拔............................................. ................ 60

IEEE标准。 1149.1 （ JTAG ）边界扫描支持....................................... 60

的SignalTap II嵌入式逻辑分析仪............................................. ......... 65

组态...................................................................................................65

工作条件................................................ ...................................... 67

动力Consumption........................................................................................73

时序模型...................................................................................................73

Software............................................................................................................. 93

器件引脚输出.............................................. ................................................. 93

订购信息................................................ ...................................... 93

Altera公司。

3

气旋FPGA系列数据手册

初步信息

实用

描述

旋流设备包含一个二维行和列的基于

架构来实现自定义的逻辑。列和行互连

不同的速度提供LAB和之间的信号互连

嵌入式存储器模块。

逻辑阵列由LAB中的，用10个LE在每个LAB 。一个LE是一个小

单元的逻辑提供高效的实现用户的逻辑功能。

的LAB被分成加在器件行和列。气旋

设备介于2910至20060个LE 。

M4K RAM块是用4K比特的真双端口存储器块

加内存奇偶校验（ 4,608位） 。这些模块提供专用真

双端口，简单双端口或单端口存储器多达36位宽的

高达200兆赫。这些块被分成加在器件列

在某些LAB之间。 Cyclone器件提供60至288千位之间

嵌入式RAM 。

每个Cyclone器件的I / O引脚由I / O单元（IOE ）位于喂养

围绕装置的外周端部的LAB行和列。 I / O

引脚支持各种单端和差分I / O标准，如

在66 MHz的32位PCI标准，并在到LVDS I / O标准

311 Mbps的。每个IOE包含一个双向I / O缓冲区和三个寄存器

用于登记输入，输出和输出使能信号。两用

DQS ， DQ和DM引脚以及延迟链（用于相位对齐DDR

信号）提供与外部存储器设备，诸如接口支持

DDR SDRAM和高达133兆赫（ 266 Mbps）的FCRAM器件。

Cyclone器件提供了一个全局时钟网络和最多两个PLL 。该

全局时钟网络由八个全局时钟线驱动

在整个设备中。全局时钟网络可提供的时钟

该设备内的所有资源，如IOEs ， LE和存储器块。

全局时钟线，也可用于控制信号。旋风锁相环

提供通用的时钟与时钟倍频和相

移以及高速差分I外部输出/ O

支持。

图1

示出了旋风EP1C12器件的示意图。

4

Altera公司。

初步信息

气旋FPGA系列数据手册

图1. Cyclone EP1C12器件框图

IOEs

逻辑阵列

PLL

EP1C12器件

M4K块

的M4K RAM块的数量，锁相环，行和列的变化每

装置。

表4

列出了每个Cyclone器件的可用资源。

表4. Cyclone器件资源

设备

柱

EP1C3

EP1C4

EP1C6

EP1C12

EP1C20

1

1

1

2

2

M4K RAM

块

13

17

20

52

64

锁相环

LAB列

LAB行

1

2

2

2

2

24

26

32

48

64

13

17

20

26

32

Altera公司。

5

CYCLONE

FPGA系列

数据表

2003年3月版。 1.1

介绍

初步

信息

旋风

TM

现场可编程门阵列系列基于一个1.5 -V

0.13微米，全铜SRAM工艺，具有密度高达20060逻辑

单元（LE）和高达288千位的RAM。有了这样的相位特性

锁相环（ PLL）的用于计时和专用双数据速率（DDR）

接口，满足DDR SDRAM和快速周期RAM （ FCRAM ）内存

要求， Cyclone器件是用于数据路径具有成本效益的解决方案

应用程序。 Cyclone器件支持多种I / O标准，包括

LVDS数据速率可达每秒311兆比特（ Mbps）和66兆赫，

32位的外围组件互连（PCI） ，用于与接口和

支持ASSP和ASIC器件。 Altera还提供了新的低成本的串行

配置设备配置Cyclone器件。

■

■

■

■

■

■

■

■

■

■

功能...

2,910至20060个LE ，看

表1

高达294,912 RAM位（ 36,864字节）

通过低成本的串行配置器件支持的配置

支持LVTTL ， LVCMOS ， SSTL -2和SSTL - 3 I / O标准

支持66 MHz的32位PCI标准

低速（ 311 Mbps）的LVDS I / O支持

每台设备最多两个PLL提供时钟倍频和相

移

多达八个全局时钟线与6个时钟资源提供每

逻辑阵列模块（ LAB ）行

支持外部存储器，包括DDR SDRAM （ 133 MHz）的，

FCRAM以及单数据速率（SDR ）的SDRAM

支持多种知识产权（ IP）内核，包括

Altera公司

的MegaCore

功能和Altera宏功能合作伙伴

计划（AMPP

SM

）宏功能

表1. Cyclone器件特性

特征

LES

M4K RAM块（ 128

×

36位）

总RAM位数

锁相环

最大用户I / O引脚

(1)

注意

表1：

(1)

该参数包括全局时钟引脚。

EP1C3

2,910

13

59,904

1

104

EP1C4

4,000

17

78,336

2

301

EP1C6

5,980

20

92,160

2

185

EP1C12

12,060

52

239,616

2

249

EP1C20

20,060

64

294,912

2

301

Altera公司。

DS-CYCLONE-1.1

1

气旋FPGA系列数据手册

初步信息

Cyclone器件在四方扁平封装（ QFP ），并提供节省空间

FINELINE BGA

包（见

表2

通过

3).

表2.旋风封装选项& I / O管脚数

设备

100-Pin

TQFP

(1)

65

144-Pin

TQFP

(1), (2)

104

240-Pin

PQFP

(1)

256-Pin

FINELINE

BGA

324-Pin

FINELINE

BGA

400-Pin

FINELINE

BGA

EP1C3

EP1C4

EP1C6

EP1C12

EP1C20

注释

表2：

(1)

(2)

249

98

185

173

185

185

249

233

301

301

TQFP ：薄型四方扁平封装。

PQFP ：塑料四方扁平封装。

Cyclone器件支持同一包中的垂直迁移（即设计人员可以在EP1C3之间迁移

设备中的144引脚TQFP封装，在同一封装中EP1C6器件） 。

表3.旋风QFP & FINELINE BGA封装尺寸

维

100-Pin

TQFP

0.5

256

16

×

16

144-Pin

TQFP

0.5

484

22

×

22

240-Pin

PQFP

0.5

1,024

34.6

×

34.6

256-Pin

FINELINE

BGA

1.0

289

17

×

17

324-Pin

FINELINE

BGA

1.0

361

19

×

19

400-Pin

FINELINE

BGA

1.0

441

21

×

21

间距（mm ）

面积（mm）

长

×

宽度

(mm

×

mm)

2

2

Altera公司。

初步信息

气旋FPGA系列数据手册

桌子，

目录

介绍........................................................................................................1

产品特点............................................................................................................... 1

目录............................................... ................................................ 3

功能说明................................................ ...................................... 4

逻辑阵列模块............................................... .............................................. 6

................................................逻辑元件.................................................. 0.9

MultiTrack互联................................................ ................................. 17

嵌入式存储器................................................ ......................................... 23

全局时钟网络&锁相环.......................................... 0.34

I / O结构....................................................................................................44

电源排序&热插拔............................................. ................ 60

IEEE标准。 1149.1 （ JTAG ）边界扫描支持....................................... 60

的SignalTap II嵌入式逻辑分析仪............................................. ......... 65

组态...................................................................................................65

工作条件................................................ ...................................... 67

动力Consumption........................................................................................73

时序模型...................................................................................................73

Software............................................................................................................. 93

器件引脚输出.............................................. ................................................. 93

订购信息................................................ ...................................... 93

Altera公司。

3

气旋FPGA系列数据手册

初步信息

实用

描述

旋流设备包含一个二维行和列的基于

架构来实现自定义的逻辑。列和行互连

不同的速度提供LAB和之间的信号互连

嵌入式存储器模块。

逻辑阵列由LAB中的，用10个LE在每个LAB 。一个LE是一个小

单元的逻辑提供高效的实现用户的逻辑功能。

的LAB被分成加在器件行和列。气旋

设备介于2910至20060个LE 。

M4K RAM块是用4K比特的真双端口存储器块

加内存奇偶校验（ 4,608位） 。这些模块提供专用真

双端口，简单双端口或单端口存储器多达36位宽的

高达200兆赫。这些块被分成加在器件列

在某些LAB之间。 Cyclone器件提供60至288千位之间

嵌入式RAM 。

每个Cyclone器件的I / O引脚由I / O单元（IOE ）位于喂养

围绕装置的外周端部的LAB行和列。 I / O

引脚支持各种单端和差分I / O标准，如

在66 MHz的32位PCI标准，并在到LVDS I / O标准

311 Mbps的。每个IOE包含一个双向I / O缓冲区和三个寄存器

用于登记输入，输出和输出使能信号。两用

DQS ， DQ和DM引脚以及延迟链（用于相位对齐DDR

信号）提供与外部存储器设备，诸如接口支持

DDR SDRAM和高达133兆赫（ 266 Mbps）的FCRAM器件。

Cyclone器件提供了一个全局时钟网络和最多两个PLL 。该

全局时钟网络由八个全局时钟线驱动

在整个设备中。全局时钟网络可提供的时钟

该设备内的所有资源，如IOEs ， LE和存储器块。

全局时钟线，也可用于控制信号。旋风锁相环

提供通用的时钟与时钟倍频和相

移以及高速差分I外部输出/ O

支持。

图1

示出了旋风EP1C12器件的示意图。

4

Altera公司。

初步信息

气旋FPGA系列数据手册

图1. Cyclone EP1C12器件框图

IOEs

逻辑阵列

PLL

EP1C12器件

M4K块

的M4K RAM块的数量，锁相环，行和列的变化每

装置。

表4

列出了每个Cyclone器件的可用资源。

表4. Cyclone器件资源

设备

柱

EP1C3

EP1C4

EP1C6

EP1C12

EP1C20

1

1

1

2

2

M4K RAM

块

13

17

20

52

64

锁相环

LAB列

LAB行

1

2

2

2

2

24

26

32

48

64

13

17

20

26

32

Altera公司。

5