1.阿里亚GX器件系列简介
AGX51001-2.0
介绍
阿里亚
GX系列器件结合了3.125 Gbps的可靠的串行收发器
封装技术和经过验证的逻辑阵列。阿里亚GX器件包括4至12
高速收发器通道，每个通道包含时钟数据恢复（ CDR ）
技术和嵌入式SERDES电路设计，支持PCI- Express的，
千兆以太网卡， SDI ，的SerialLite II ， XAUI和串行RapidIO协议，以及
的能力，利用其基本模式为开发具有自主知识产权，基于串口的IP 。该
收发器建立了Stratix成功后，
II GX系列。阿里亚GX FPGA
技术提供了一个1.2 - V逻辑阵列的性能合适的水平，
可靠性需要支持这些主流协议。
特点
阿里亚GX器件的主要特性包括：
■
收发器模块的功能
■
■
高速串行收发器通道， CDR支持高达3.125Gbps 。
可提供4,8或12个高速全双工串行收发器设备
频道
支持以下CDR-基于总线标准， PCI Express，千兆
以太网，SDI的SerialLite II ，XAUI和串行RapidIO ，随着能力
利用其基本模式开发具有自主知识产权，基于串口的IP
单个发射器和接收器通道关断能力
非操作期间降低了功耗
1.2V和1.5V -V虚拟电流模式逻辑（ PCML ）上的发射器支持
输出缓冲器
对于信号（仅适用于PCI Express的[ PIPE ]丢失接收器指示灯
模式）
为热插拔或热插拔和上电顺序热插拔功能
支撑，而无需使用外部器件的
专用电路，符合PIPE ， XAUI ，千兆以太网，串行
数字接口（ SDI ）和串行RapidIO
8B / 10B编码器/解码器执行8位到10位的编码位和10位至8位
解码
相位补偿FIFO缓冲区执行之间的时钟域转换
该收发器模块和逻辑阵列
通道对齐符合XAUI
■
■
■
■
■
■
■
■
■
2009年12月
Altera公司。
阿里亚GX器件手册，卷1
1–2
第1章：阿里亚GX器件系列简介
特点
■
主要设备特点：
■
TriMatrix存储器由三个内存块的大小，以实现真正的
双端口存储器和先入先出（ FIFO ）缓冲器，性能高达
380兆赫
多达16个全局时钟网络，每个多达32个区域性时钟网络
设备
高速DSP模块提供专用乘法器实现的，
乘法累加的功能，和有限冲激响应（FIR）滤波器
每台设备最多四个增强锁相环（ PLL）的传播提供
谱，可编程带宽，时钟切换，以及先进
乘法和相移
支持多种单端和差分I / O标准
多达47通道的高速源同步差分I / O支持
支持源同步总线标准，包括SPI - 4第2期
（ POS - PHY第4级） ， SFI- 4.1 ， XSBI ， UTOPIA IV ， NPSI和CSIX -L1
支持高速外部存储器，包括DDR和DDR2 SDRAM ，
和SDR SDRAM
支持Altera提供多种知识产权宏功能
的MegaCore
功能和Altera宏功能合作伙伴计划（ AMPP
SM
)
支持远程配置更新
■
■
■
■
■
■
■
■
■
表1-1
列出FINELINE BGA （ FBGA ）的Arria GX器件特性与倒装芯片
包。
表1-1 。
阿里亚GX器件特性（共2第1部分）
EP1AGX20C
特征
C
包
484-pin,
780-pin
（倒装芯片）
8,632
21,580
C
484-pin
（倒装芯片）
D
780-pin
（倒装芯片）
C
484-pin
（倒装芯片）
D
780-pin,
1152-pin
（倒装芯片）
13,408
33,520
20,064
50,160
24,040
60,100
36,088
90,220
C
484-pin
D
780-pin
E
E
1152-pin
（倒装芯片）
1152-pin
（倒装芯片） （倒装芯片） （倒装芯片）
EP1AGX35C/D
EP1AGX50C/D
EP1AGX60C/D/E
EP1AGX90E
的ALM
当量
逻辑
分子
（LES ）
收发器
频道
收发器
数据速率
源 -
同步
接受
频道
4
600 Mbps的
3.125
Gbps的
31
4
8
4
8
4
8
12
12
600 Mbps的
3.125
Gbps的
47
600 Mbps至3.125
Gbps的
600 Mbps至3.125
Gbps的
600 Mbps至3.125 Gbps的
31
31
31
31, 42
31
31
42
阿里亚GX器件手册，卷1
2009年12月
Altera公司。
第1章：阿里亚GX器件系列简介
特点
1–3
表1-1 。
阿里亚GX器件特性（ 2/2 ）
EP1AGX20C
特征
C
源 -
同步
发送
频道
M512 RAM
块
（32 ×18位）
M4K RAM
块
(128 × 36
位）
M- RAM
块
(4096 × 144
位）
总RAM
位
嵌入式
乘
(18 × 18)
DSP模块
锁相环
最大
用户I / O引脚
C
D
C
D
C
D
E
E
EP1AGX35C/D
EP1AGX50C/D
EP1AGX60C/D/E
EP1AGX90E
29
29
29
29
29, 42
29
29
42
45
166
197
313
326
478
118
140
242
252
400
1
1
2
2
4
1,229,184
1,348,416
2,475,072
2,528,640
4,477,824
40
10
4
230, 341
230
56
14
4
341
4
229
104
26
4, 8
350, 514
229
4
128
32
8
350
514
176
44
8
538
阿里亚GX器件提供节省空间的FBGA封装（参见
表1-2）。
所有
阿里亚GX器件支持在同一个包中垂直迁移。垂直
迁移支持，设计人员可迁移到设备的专用引脚，
配置管脚和电源管脚是相同的跨设备的给定包
密度。对于横跨密度I / O引脚的迁移，设计人员必须交叉参考
可用的I / O引脚器件引脚输出为一个给定的所有计划中密度
封装类型，以确定其I / O引脚的迁移。
表1-2。
阿里亚GX封装选项（引脚数和收发器通道） （第1部分2 ）
源同步通道
设备
收发器
频道
4
4
4
4
8
8
接受
31
31
31
31
31
31, 42
发送
29
29
29
29
29
29, 42
最大用户I / O引脚数
484引脚FBGA
(23 mm)
230
230
229
229
—
—
780引脚FBGA
(29 mm)
341
—
—
—
341
350
1152-Pin
FBGA
(35 mm)
—
—
—
—
—
514
EP1AGX20C
EP1AGX35C
EP1AGX50C
EP1AGX60C
EP1AGX35D
EP1AGX50D
2009年12月
Altera公司。
阿里亚GX器件手册，卷1
1.阿里亚GX器件系列简介
AGX51001-2.0
介绍
阿里亚
GX系列器件结合了3.125 Gbps的可靠的串行收发器
封装技术和经过验证的逻辑阵列。阿里亚GX器件包括4至12
高速收发器通道，每个通道包含时钟数据恢复（ CDR ）
技术和嵌入式SERDES电路设计，支持PCI- Express的，
千兆以太网卡， SDI ，的SerialLite II ， XAUI和串行RapidIO协议，以及
的能力，利用其基本模式为开发具有自主知识产权，基于串口的IP 。该
收发器建立了Stratix成功后，
II GX系列。阿里亚GX FPGA
技术提供了一个1.2 - V逻辑阵列的性能合适的水平，
可靠性需要支持这些主流协议。
特点
阿里亚GX器件的主要特性包括：
■
收发器模块的功能
■
■
高速串行收发器通道， CDR支持高达3.125Gbps 。
可提供4,8或12个高速全双工串行收发器设备
频道
支持以下CDR-基于总线标准， PCI Express，千兆
以太网，SDI的SerialLite II ，XAUI和串行RapidIO ，随着能力
利用其基本模式开发具有自主知识产权，基于串口的IP
单个发射器和接收器通道关断能力
非操作期间降低了功耗
1.2V和1.5V -V虚拟电流模式逻辑（ PCML ）上的发射器支持
输出缓冲器
对于信号（仅适用于PCI Express的[ PIPE ]丢失接收器指示灯
模式）
为热插拔或热插拔和上电顺序热插拔功能
支撑，而无需使用外部器件的
专用电路，符合PIPE ， XAUI ，千兆以太网，串行
数字接口（ SDI ）和串行RapidIO
8B / 10B编码器/解码器执行8位到10位的编码位和10位至8位
解码
相位补偿FIFO缓冲区执行之间的时钟域转换
该收发器模块和逻辑阵列
通道对齐符合XAUI
■
■
■
■
■
■
■
■
■
2009年12月
Altera公司。
阿里亚GX器件手册，卷1
1–2
第1章：阿里亚GX器件系列简介
特点
■
主要设备特点：
■
TriMatrix存储器由三个内存块的大小，以实现真正的
双端口存储器和先入先出（ FIFO ）缓冲器，性能高达
380兆赫
多达16个全局时钟网络，每个多达32个区域性时钟网络
设备
高速DSP模块提供专用乘法器实现的，
乘法累加的功能，和有限冲激响应（FIR）滤波器
每台设备最多四个增强锁相环（ PLL）的传播提供
谱，可编程带宽，时钟切换，以及先进
乘法和相移
支持多种单端和差分I / O标准
多达47通道的高速源同步差分I / O支持
支持源同步总线标准，包括SPI - 4第2期
（ POS - PHY第4级） ， SFI- 4.1 ， XSBI ， UTOPIA IV ， NPSI和CSIX -L1
支持高速外部存储器，包括DDR和DDR2 SDRAM ，
和SDR SDRAM
支持Altera提供多种知识产权宏功能
的MegaCore
功能和Altera宏功能合作伙伴计划（ AMPP
SM
)
支持远程配置更新
■
■
■
■
■
■
■
■
■
表1-1
列出FINELINE BGA （ FBGA ）的Arria GX器件特性与倒装芯片
包。
表1-1 。
阿里亚GX器件特性（共2第1部分）
EP1AGX20C
特征
C
包
484-pin,
780-pin
（倒装芯片）
8,632
21,580
C
484-pin
（倒装芯片）
D
780-pin
（倒装芯片）
C
484-pin
（倒装芯片）
D
780-pin,
1152-pin
（倒装芯片）
13,408
33,520
20,064
50,160
24,040
60,100
36,088
90,220
C
484-pin
D
780-pin
E
E
1152-pin
（倒装芯片）
1152-pin
（倒装芯片） （倒装芯片） （倒装芯片）
EP1AGX35C/D
EP1AGX50C/D
EP1AGX60C/D/E
EP1AGX90E
的ALM
当量
逻辑
分子
（LES ）
收发器
频道
收发器
数据速率
源 -
同步
接受
频道
4
600 Mbps的
3.125
Gbps的
31
4
8
4
8
4
8
12
12
600 Mbps的
3.125
Gbps的
47
600 Mbps至3.125
Gbps的
600 Mbps至3.125
Gbps的
600 Mbps至3.125 Gbps的
31
31
31
31, 42
31
31
42
阿里亚GX器件手册，卷1
2009年12月
Altera公司。
第1章：阿里亚GX器件系列简介
特点
1–3
表1-1 。
阿里亚GX器件特性（ 2/2 ）
EP1AGX20C
特征
C
源 -
同步
发送
频道
M512 RAM
块
（32 ×18位）
M4K RAM
块
(128 × 36
位）
M- RAM
块
(4096 × 144
位）
总RAM
位
嵌入式
乘
(18 × 18)
DSP模块
锁相环
最大
用户I / O引脚
C
D
C
D
C
D
E
E
EP1AGX35C/D
EP1AGX50C/D
EP1AGX60C/D/E
EP1AGX90E
29
29
29
29
29, 42
29
29
42
45
166
197
313
326
478
118
140
242
252
400
1
1
2
2
4
1,229,184
1,348,416
2,475,072
2,528,640
4,477,824
40
10
4
230, 341
230
56
14
4
341
4
229
104
26
4, 8
350, 514
229
4
128
32
8
350
514
176
44
8
538
阿里亚GX器件提供节省空间的FBGA封装（参见
表1-2）。
所有
阿里亚GX器件支持在同一个包中垂直迁移。垂直
迁移支持，设计人员可迁移到设备的专用引脚，
配置管脚和电源管脚是相同的跨设备的给定包
密度。对于横跨密度I / O引脚的迁移，设计人员必须交叉参考
可用的I / O引脚器件引脚输出为一个给定的所有计划中密度
封装类型，以确定其I / O引脚的迁移。
表1-2。
阿里亚GX封装选项（引脚数和收发器通道） （第1部分2 ）
源同步通道
设备
收发器
频道
4
4
4
4
8
8
接受
31
31
31
31
31
31, 42
发送
29
29
29
29
29
29, 42
最大用户I / O引脚数
484引脚FBGA
(23 mm)
230
230
229
229
—
—
780引脚FBGA
(29 mm)
341
—
—
—
341
350
1152-Pin
FBGA
(35 mm)
—
—
—
—
—
514
EP1AGX20C
EP1AGX35C
EP1AGX50C
EP1AGX60C
EP1AGX35D
EP1AGX50D
2009年12月
Altera公司。
阿里亚GX器件手册，卷1
第一节的Arria GX器件
数据表
本节为设计人员提供的数据表规格
的Arria GX器件。它们包含了收发器的功能定义，
内部结构，配置，和JTAG边界扫描测试
信息， DC操作条件下， AC定时参数，参考
功耗，以及阿里亚GX器件订购信息。
本部分包括以下各章：
■
■
■
■
■
第1章的Arria GX器件系列简介
第2章的Arria GX架构
第3章，配置和测试
第4章，直流和开关特性
第5章，参考和订购信息
修订历史
请参阅各章自己特定的修订历史。信息
就当每个章节进行了更新，请参阅第一章修订日期
部分，它出现在全手册。
Altera公司。
第I- 1
1.阿里亚GX器件系列
概观
AGX51001-1.2
介绍
阿里亚
TM
GX系列器件结合了每秒3.125兆位
（ Gbps）的可靠的封装技术和串行收发器
经过验证的逻辑阵列。阿里亚GX器件包括4至12位高速
收发器通道，每个通道包含时钟/数据恢复（ CDR ）
技术和嵌入式SERDES电路设计支持
PCI - Express，千兆以太网， SDI ，的SerialLite II ， XAUI和
串行RapidIO协议，以及为开发具有自主知识产权的能力，
利用其基本模式基于串口的IP 。该收发器建立在
的Stratix成功
II GX系列。阿里亚GX FPGA技术提供了一个
1.2 -V逻辑阵列的性能和可靠性合适的水平
需要支持这些主流协议。
为阿里亚GX的主要特性包括：
■
特点
收发器模块的功能
●
高速串行收发器通道，时钟/数据
恢复支持高达3.125Gbps 。
●
可提供4,8或12个高速全双工串行设备
收发器通道
●
支持以下CDR-基于总线标准PCI -
Express，千兆以太网， SDI ，的SerialLite II ， XAUI和串行
RapidIO的，伴随着以开发具有自主知识产权的能力，
基于串口的使用其基本模式IP
●
单个发射器和接收器通道关断
对于在降低功耗的能力
非操作
●
1.2V和1.5V -V虚拟电流模式逻辑（ PCML ）支持
发射机输出缓冲器
●
对于信号丢失（仅适用于PCI接收指标
快递（ PIPE ）模式）
●
为热插拔或热插拔和电源热插拔功能
无需使用外部设备的支持测序
●
专用电路，符合PIPE ， XAUI ， GIGE ，
SDI和串行RapidIO
●
8B / 10B编码器/解码器执行8位到10位的编码和
10位到8位解码
●
相位补偿FIFO缓冲区进行时钟域
该收发器模块和逻辑阵列之间翻译
●
通道对齐符合XAUI
Altera公司。
2008年5月
1–1
阿里亚GX器件系列简介
■
主要设备特点：
●
TriMatrix存储器由三个内存块大小为
实现真正的双端口存储器和先入先出（ FIFO ）
缓存，性能高达380 MHz的
●
多达16个全局时钟网络与多达32个区域时钟
每个网络设备
●
高速DSP模块提供专用实施
乘法器，乘法 - 累积功能，以及有限脉冲
响应（FIR）滤波器
●
多达四个增强PLL每个设备提供扩频，
可编程带宽，时钟切换，以及先进
乘法和相移
●
对于众多的单端和差分I支持/ O
标准
●
上了高速源同步差分I / O支持
47通道
●
支持源同步总线标准，包括SPI- 4
第2阶段（ POS - PHY第4级） ， SFI- 4.1 ， XSBI ， UTOPIA IV ， NPSI ，
和CSIX -L1
●
支持高速外部存储器，包括双数据
率（ DDR和DDR2 ） SDRAM和单倍数据速率（ SDR）的
SDRAM
●
支持从多个知识产权宏功能
Altera公司
的MegaCore
功能和Altera宏功能合作伙伴
计划（AMPP
SM
)
●
支持远程配置更新
表1-1
列出了与FINELINE BGA （ FBGA ）的Arria GX器件特性
倒装芯片封装。
表1-1 。阿里亚GX器件特性（共2第1部分）
EP1AGX20C
特征
C
包
484-pin,
780针（倒装
芯片）
8,632
21,580
4
600 Mbps至
3.125 Gbps的
4
EP1AGX35C/D
C
484-pin
（倒装
芯片）
EP1AGX50C/D
C
484-pin
（倒装
芯片）
EP1AGX60C/D/E
C
484-
针
（倒装
芯片）
EP1AGX90E
E
E
1152-pin
（倒装芯片）
D
780-pin
（倒装
芯片）
D
780-pin,
1152-pin
（倒装
芯片）
D
780-
针
（倒装
芯片）
24,040
60,100
1152-
针
（倒装
芯片）
的ALM
当量
LES
收发器
频道
收发器
数据速率
13,408
33,520
8
4
20,064
50,160
8
4
36,088
90,220
12
12
600 Mbps至
3.125 Gbps的
8
600 Mbps至3.125
Gbps的
600 Mbps至3.125
Gbps的
600 Mbps至3.125
Gbps的
1–2
阿里亚GX器件手册，卷1
Altera公司。
2008年5月
特点
表1-1 。阿里亚GX器件特性（ 2/2 ）
EP1AGX20C
特征
C
源 -
同步
接受
频道
源 -
同步
发送
频道
M512 RAM
块（ 32 ×
18比特）
M4K RAM
块（ 128 ×
36位）
M- RAM
块（ 4096
× 144比特）
总RAM
位
嵌入式
乘
(18 × 18)
DSP模块
锁相环
最大
用户I / O引脚
31
EP1AGX35C/D
C
31
EP1AGX50C/D
C
31
EP1AGX60C/D/E
C
31
EP1AGX90E
E
E
47
D
31
D
31, 42
D
31
42
29
29
29
29
29, 42
29
29
42
45
166
197
313
326
478
118
140
242
252
400
1
1
2
2
4
1,229,184
40
1,348,416
56
2,475,072
104
2,528,640
128
4,477,824
176
10
4
230, 341
230
14
4
341
4
229
26
4, 8
350, 514
229
4
32
8
350
514
44
8
538
阿里亚GX器件提供节省空间的FBGA封装（参见
表1-2）。
所有的Arria GX器件支持在垂直迁移
同一个包中。随着垂直迁移的支持，设计人员可迁移到
设备的专用引脚，配置引脚和电源引脚的
同为跨设备的密度给定的包。对于I / O引脚的迁移
Altera公司。
2008年5月
1–3
阿里亚GX器件手册，卷1
QQ：2880707522 复制
