EM83040A
LCD控制器
minary
Preli
概述
该EM83040A是由低功率CMOS技术制成的点阵LCD驱动器。该芯片
包括80-位的移位寄存器， 80位数据锁存器和80位的底层驱动。一个LCD RAM里面可以映射
液晶信号。其RAM中的数据转换成并行数据并输出液晶波形为LCD。
特点
(1)
(2)
(3)
(4)
(5)
(6)
(7)
(8)
(9)
(10)
(11)
(12)
供电2.6 6V
内部RAM ： 2.5K ×4位
RAM可通过八个信号包括4位数据总线进行控制。
LCD驱动电压： <13V
职务： 1/32 ， 1/48 ， 1/80
打造DC转换器双人间和三人间
模块化功能：连接到另一台83040的范围和程度LCD矩阵
其中DC转换器启动等83040可以与此分享。
内部稳压输出DC转换器通过控制寄存器来控制。 （ 2.5V至4.6V ， 8级）
芯片形式（ EM83040AH ） ， 128引脚封装（ 14mmx20mm EM83040AAQ ） ， 160引脚封装（ EM83040ABQ ）
偏见： 1/5 32常见1/7 48通用， 1/9为80常见。由内部电路固定。
约250 kHz内部RC时钟。
应用
(1)
(2)
(3)
数据银行
LCD玩具
计算机教育
引脚分配
VREG
EM83040ABQ
*本规范恕不另行通知进行更改。
5.31.2001
1
EM83040A
LCD控制器
引脚说明
符号
VDD
GND
VSS3
VSS2
主
I / O
动力
动力
动力
动力
I
minary
Preli
功能
地
EN = 0和MAIN = 1,3 *调节器输出， EN = 1时， VSS3 = VDD
EN = 0和MAIN = 1， 2 *调节器输出， EN = 1时， VSS2 = VDD
主机或从机控制信号。
MAIN = 1 ，主单元
MAIN = 0 ，从机
该引脚控制整个芯片的功率。该芯片将工作时，该引脚为
connectted到地面。而整个芯片将禁用时，连接到VDD电压。
EN = 0和MAIN = 1 ，芯片会产生VSS2 ， VSS3 ，负载信号和内部
RC时钟。
EN = 1时，待机模式
模式选择
模式选择
RAM的读取和写入控制信号。
1 = >无法读取和写入。 0 = >可以读取和写入。
RAM中的数据选择信号
1 = > RAM中的数据， 0 = >Address
RAM的写信号，低电平写
RAM的读信号，低电平读
RAM中的数据或地址总线
1常见信号到另一个之间的液晶负载信号。
MAIN = 1 ，主单元将输出负载信号。
MAIN = 0 ，从机将接收来自主设备的信号。
稳压器输出，电容接地。
耦合电容
耦合电容
参考电压输入，最高V1..lowest V5
LCD波形输出
EN
I
M1
M0
拉面
RAMADS
RAMW
RAMR
RAMD3~
RAMD0
负载
I
I
I / O
VREG
CA
CB
V1~V5
O1~O80
动力
I
I
I
O
功能说明
（ 1 ）用户可以使用主要引脚来选择主单元和从属单元。
主
1
0
单位
主
SLAVE
功能
产生这些信号
负载， VSS2 ， VSS3 ，内部RC时钟
接受这些信号
负荷时，V1 ，V2，V3 ，V4，V5
（ 2 ）用户可以使用M1 ， M2 ，以选择四种模式。至于后面
主
Mode1
Mode2
Mode3
Mode4
主
1
1
1
1
M1
0
0
1
1
M0
0
1
0
1
段
预留测试
O（ 32：1 ）= S（ 32： 1）
O（ 48 ：1） = S （ 48 ： 1 ）
常见
O（ 80 ： 1 ） = C （ 80 ： 1 ）
O（ 80:33 ） = C （ 48 ： 1 ）
O（ 80:49 ） = C （ 32 ： 1 ）
BIAS
1/9
1/7
1/5
5.31.2001
3
*本规范恕不另行通知进行更改。
EM83040A
LCD控制器
y
iminar
PREL
SLAVE
Mode1
Mode2
Mode3
Mode4
主
0
0
0
0
M1
0
0
1
1
M0
0
1
0
1
段
预留测试
O（ 80 ： 1 ） = S （ 80 ： 1 ）
O（ 80 ： 1 ） = S （ 80 ： 1 ）
O（ 80 ： 1 ） = S （ 80 ： 1 ）
常见
1/9
1/7
1/5
* S =段，C =公用
* （ M1 ， M0 ）为主机必须相同，从单元。
（3） RAM控制
作家模式
Fig.3
液晶RAM可写入或读出用的控制信号。在RAMEN销可以选择的RAM可被读出或
写。该RAMADS销可以选择是否RAMD （3： 0）的数据或RAM的地址。在地址模式，
RAMADS低，用户应该发送地址三次。从地址（ 11：8 ），以解决（3 ：0）。然后它会去
进入数据模式时RAMADS高。在数据模式下，用户可以发送一个或多个半字节数据，地址可以
增加内部计数器。
一旦拉面引脚为高电平时，内存无法读取和写入。
*本规范恕不另行通知进行更改。
5.31.2001
4
EM83040A
LCD控制器
minary
Preli
TEN
拉面
RAMADS
RAMD （3 ：0）
RAMW
RAMR
A3 =地址（ 11 ： 8 ）
A2 =地址（ 7 ： 4 ）
A 1 =地址（3 ：0）
地址
A3 A2
A1
RAM启用
RAM禁用
数据
D1
D2
TDD
D3
TDH
TDV
Fig.4
作为相同的写入模式，用户必须发送地址三次。并且由一个从RAM读取一个数据这
地址可以增加内部计数器。注意！请务必RAMR低脉冲2
S
（ TDV +数据）
宽度和2
S
（ TDD）的高宽最少。
（5）的RAM映射
RAM地址是从0到地址2559
用户填写“1”到LCD RAM ， LCD驱动器将产生“光”的波形。否则，它会生成一个
“黑暗”的波形。在LCD RAM区映射到段1至80段，从地址0到地址
19.而且用户可以参考图5得到的LCD RAM映射的想法。其他的RAM可以作为一般使用
RAM中的数据存储。和地址2560的RAM是一个控制寄存器。
地址2560
控制寄存器
地址2560
控制寄存器
address2559 ...................
address2547 ......................................................................................................................... address2528
COM80
11区
空区
LCD RAM
10区
COM64
address2047 ...................
:
:
:
:
address2035 ......................................................................................address2019...............address2016
区域9
7区
:
:
:
:
8区
5区
COM48
address1535 ...................
:
:
address1523 ............................................................address1511........................................address1504
:
6区
:
address1023 ...................
:
:
address1011 ....................... address1003 ......................... .................................................. .. address0992
COM32
4区
3区
:
2区
:
区域1
COM2
COM1
address0063 ...................
address0031 ...................
address0051 ................... .............................. ....... .......................... ................. .................. address0032
address0019 ................... address0011 ................ address7 ........... address0003 ............... address0000
s80s79s78s77
s48
s32
s16
s4 s3 s2 s1
Fig.5
*本规范恕不另行通知进行更改。
5.31.2001
5
QQ：2880707522 复制
