EM39LV010
1M位（ 128Kx8 ）快闪记忆体
规范
概述
该EM39LV010是组织为128K ×8位的1M位闪存。该EM39LV010
使用的编程和擦除2.7-3.6V电源。拥有高性能的闪存
内存技术， EM39LV010提供11微秒和一个典型的字节编程时间
典型扇区擦除的40毫秒的时间。该设备采用翻转位或数据＃查询检测
在编程或擦除操作完成。为了防止意外写操作时，
器件具有片上硬件和软件数据保护方案。该器件提供
典型的10万次耐用性和超过10年的数据保存。该
EM39LV010符合JEDEC标准引脚输出为X8的回忆。该EM39LV010是
在32引脚PLCC ，32引脚TSOP ， 48球FBGA封装形式提供，并且已知良好的裸片
（ KGD ） 。对于KGD ，请与义隆电子股份有限公司或其代表详细
信息（见附录于本规范的订购信息的底部） 。
该EM39LV010器件用于需要回忆与应用开发
方便和经济更新程序，数据或配置，如网络卡，
读卡器，图形卡，数字电视， MP3 ，无线电话等。
特点
单电源供电
全电压范围从2.7到3.6伏
进行读取和写入操作
扇区擦除功能
统一的4K字节扇区
读取时间
访问时间： 45 ， 70和90纳秒
耗电量
工作电流：15 mA（典型值）
待机电流： 1
A
（典型值）
擦除/编程功能
扇区擦除时间： 40毫秒（典型值）
芯片擦除时间： 40毫秒（典型值）
字节编程时间： 11μs （典型值）
芯片重写时间：1.5秒（典型值）
自动写时序
内部V
PP
GENERATION
结束程序或最终的擦除
发现
数据＃投票
切换位
CMOS I / O兼容性
JEDEC标准
引脚和软件命令集
与单电源闪存兼容
内存
高可靠性
耐力周期： 100K （典型值）
数据保存： 10年
封装选项
32引脚PLCC
32针TSOP
48引脚FBGA
本规范如有变更，恕不另行通知。 （ 2004年9月4日V1.0 ）
第1页
23
EM39LV010
1M位（ 128Kx8 ）快闪记忆体
规范
功能框图
FL灰
M EM ORY阵列
X解码器
纪念品ORY地址
地址缓冲器&
锁存器
y解码器
CE＃
OE ＃
宽E ＃
控制逻辑
I / O缓冲器和数据锁存器
DQ7-DQ0
图0A ：
功能框图
引脚分配
PLCC
A12 A15 A16 NC V
DD
宽E ＃
NC
4
3
2
1
32
31 30
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
5
6
7
8
9
10
11
12
29
28
27
26
A14
A13
A8
A9
A11
OE ＃
A10
CE＃
DQ7
32引脚PLCC
顶视图
25
24
23
22
13
21
14 15 16 17 18 19 20
DQ1 DQ2 V
SS
DQ3DQ4 DQ5 DQ6
图0B ：
32引脚PLCC引脚分配
本规范如有变更，恕不另行通知。 （ 2004年9月4日V1.0 ）
第2页
23
EM39LV010
1M位（ 128Kx8 ）快闪记忆体
规范
TSOP
A11
A9
A8
A13
A14
NC
宽E ＃
V
DD
NC
A16
A15
A12
A7
A6
A5
A4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
OE ＃
A10
CE＃
DQ7
DQ6
DQ5
DQ4
DQ3
V
SS
DQ2
DQ1
DQ0
A0
A1
A2
A3
标准TSOP
图0C ：
TSOP针脚分配
FBGA
FB G A
顶视图，B ，府面对流
A14
A13
A 15
A16
A17
NC
NC
V
SS
A9
A8
A11
A 12
A1 9
A10
DQ6
DQ7
宽E ＃
NC
NC
NC
DQ5
NC
V
DD
DQ4
NC
NC
NC
NC
DQ2
DQ 3
V
DD
NC
A7
A18
A6
A5
DQ0
NC
NC
DQ1
A3
A4
A2
A1
A0
权证＃
ê ＃
V
SS
图0D ：
FBGA引脚分配
本规范如有变更，恕不另行通知。 （ 2004年9月4日V1.0 ）
第3页
23
EM39LV010
1M位（ 128Kx8 ）快闪记忆体
规范
引脚说明
引脚名称
A0–A19
DQ7–DQ0
CE＃
OE ＃
WE＃
V
DD
V
SS
NC
17地址
数据输入/输出
芯片使能
OUTPUT ENABLE
写使能
2.7-3.6伏单电源供电
接地装置
引脚没有内部连接
功能
表1：
引脚说明
设备操作
该EM39LV010使用命令来启动存储器操作功能。该
命令WE＃置低，同时保持CE＃低写入设备。该
地址总线被锁定在WE＃或CE ＃下降沿，最后的为准。数据
公交车被锁在WE＃或CE ＃的上升沿，以先到为准。
读
该EM39LV010的读操作通过CE＃和OE ＃控制。两者必须是低
该系统以获得从所述输出数据。 CE＃用于器件选择。当CE＃
为高电平时，芯片被取消选中，仅待机电力消耗。 OE＃为输出
控制，并用于从所述门控输出引脚的数据。数据总线处于高阻抗状态
当CE＃或OE ＃为高电平。请参见读周期时序图如图1
进一步的细节。
字节编程
该EM39LV010被编程在逐字节的基础。在编程之前，扇区
其中字节所在;必须彻底清除。程序操作
完成三个步骤：
第一步是对软件数据保护三字节装入序列。
第二步骤是要加载的字节地址和字节的数据。
在字节编程
操作时，地址被锁存， CE＃或WE＃的下降沿，取其
去年发生;并且该数据被锁存， CE＃或WE ＃的上升沿，取
先发生。
第三步骤是被后的上升沿启动内部编程操作
第四WE＃或CE ＃ ，以先到为准。编程操作，一旦开始，
将在16 μs内完成。参见图2和图3为WE ＃和CE＃控制
编程操作时序图分别如图12的流程图。
本规范如有变更，恕不另行通知。 （ 2004年9月4日V1.0 ）
第4页
23
EM39LV010
1M位（ 128Kx8 ）快闪记忆体
规范
在编程操作期间，唯一有效的读操作是数据＃查询和翻转位。中
内部编程操作，主机可以自由地执行其他任务。任何命令
内部编程操作期间发出的被忽略。
EM39LV010设备操作
手术
读
节目
抹去
待机
写禁止
写禁止
软件模式
产品
鉴定
CE＃
V
IL
V
IL
V
IL
V
IH
X
X
V
IL
OE ＃
V
IL
V
IH
V
IH
X
V
IL
X
V
IL
WE＃
V
IH
V
IL
V
IL
X
X
V
IH
V
IH
DQ
D
OUT
D
IN
X
*
地址
A
IN
A
IN
扇区地址， XXH芯片擦
X
X
X
见表3
高Z
高Z / D
OUT
高Z / D
OUT
*
X可以是V
IL
或V
IH
，但没有其他价值。
表2：
EM39LV010设备操作
写命令/命令序列
该EM39LV010提供了两种软件方法来检测完成一个项目或
擦除，以优化系统写周期时间周期。软件检测包含
两个状态位：数据＃查询（ DQ7 ）和翻转位（ DQ6 ） 。写操作结束检测模式
之后WE＃上升沿，启动内部编程或擦除启用
操作。在写操作的实际完成是与系统异步的;
因此，无论是数据＃查询或翻转位的读操作，可能是同时配合完成
的写周期。如果出现这种情况，系统可能得到一个错误的结果，即，有效
数据可能会与DQ7或DQ6冲突。为了防止这种误
排斥反应，当一个错误的结果发生时，软件程序应包括一个附加的
两次循环读取访问的位置。如果两个读数是有效的，则该装置具有
完成写周期，否则拒绝是有效的。
芯片擦除
该EM39LV010提供片擦除功能，它允许对整个存储器阵列是
擦除到逻辑“1”状态。通过执行一个6字节的启动芯片擦除操作
与芯片擦除命令（ 10H ）地址5555H中的最后一个字节的命令序列
序列。擦除操作开始的6个WE＃或CE ＃上升沿，
以先到为准。在擦除操作，唯一有效的读操作是翻转位和
数据＃投票。请参阅表3中的命令序列，图6的时序图，
图15为流程图。全片擦除操作期间发出的任何命令
忽略不计。
本规范如有变更，恕不另行通知。 （ 2004年9月4日V1.0 ）
第5
23
EM39LV010
1M位（ 128Kx8 ）快闪记忆体
规范
概述
该EM39LV010是组织为128K ×8位的1M位闪存。该EM39LV010
使用的编程和擦除2.7-3.6V电源。拥有高性能的闪存
内存技术， EM39LV010提供11微秒和一个典型的字节编程时间
典型扇区擦除的40毫秒的时间。该设备采用翻转位或数据＃查询检测
在编程或擦除操作完成。为了防止意外写操作时，
器件具有片上硬件和软件数据保护方案。该器件提供
典型的10万次耐用性和超过10年的数据保存。该
EM39LV010符合JEDEC标准引脚输出为X8的回忆。该EM39LV010是
在32引脚PLCC ，32引脚TSOP ， 48球FBGA封装形式提供，并且已知良好的裸片
（ KGD ） 。对于KGD ，请与义隆电子股份有限公司或其代表详细
信息（见附录于本规范的订购信息的底部） 。
该EM39LV010器件用于需要回忆与应用开发
方便和经济更新程序，数据或配置，如网络卡，
读卡器，图形卡，数字电视， MP3 ，无线电话等。
特点
单电源供电
全电压范围从2.7到3.6伏
进行读取和写入操作
扇区擦除功能
统一的4K字节扇区
读取时间
访问时间： 45 ， 70和90纳秒
耗电量
工作电流：15 mA（典型值）
待机电流： 1
A
（典型值）
擦除/编程功能
扇区擦除时间： 40毫秒（典型值）
芯片擦除时间： 40毫秒（典型值）
字节编程时间： 11μs （典型值）
芯片重写时间：1.5秒（典型值）
自动写时序
内部V
PP
GENERATION
结束程序或最终的擦除
发现
数据＃投票
切换位
CMOS I / O兼容性
JEDEC标准
引脚和软件命令集
与单电源闪存兼容
内存
高可靠性
耐力周期： 100K （典型值）
数据保存： 10年
封装选项
32引脚PLCC
32针TSOP
48引脚FBGA
本规范如有变更，恕不另行通知。 （ 2004年9月4日V1.0 ）
第1页
23
EM39LV010
1M位（ 128Kx8 ）快闪记忆体
规范
功能框图
FL灰
M EM ORY阵列
X解码器
纪念品ORY地址
地址缓冲器&
锁存器
y解码器
CE＃
OE ＃
宽E ＃
控制逻辑
I / O缓冲器和数据锁存器
DQ7-DQ0
图0A ：
功能框图
引脚分配
PLCC
A12 A15 A16 NC V
DD
宽E ＃
NC
4
3
2
1
32
31 30
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
5
6
7
8
9
10
11
12
29
28
27
26
A14
A13
A8
A9
A11
OE ＃
A10
CE＃
DQ7
32引脚PLCC
顶视图
25
24
23
22
13
21
14 15 16 17 18 19 20
DQ1 DQ2 V
SS
DQ3DQ4 DQ5 DQ6
图0B ：
32引脚PLCC引脚分配
本规范如有变更，恕不另行通知。 （ 2004年9月4日V1.0 ）
第2页
23
EM39LV010
1M位（ 128Kx8 ）快闪记忆体
规范
TSOP
A11
A9
A8
A13
A14
NC
宽E ＃
V
DD
NC
A16
A15
A12
A7
A6
A5
A4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
OE ＃
A10
CE＃
DQ7
DQ6
DQ5
DQ4
DQ3
V
SS
DQ2
DQ1
DQ0
A0
A1
A2
A3
标准TSOP
图0C ：
TSOP针脚分配
FBGA
FB G A
顶视图，B ，府面对流
A14
A13
A 15
A16
A17
NC
NC
V
SS
A9
A8
A11
A 12
A1 9
A10
DQ6
DQ7
宽E ＃
NC
NC
NC
DQ5
NC
V
DD
DQ4
NC
NC
NC
NC
DQ2
DQ 3
V
DD
NC
A7
A18
A6
A5
DQ0
NC
NC
DQ1
A3
A4
A2
A1
A0
权证＃
ê ＃
V
SS
图0D ：
FBGA引脚分配
本规范如有变更，恕不另行通知。 （ 2004年9月4日V1.0 ）
第3页
23
EM39LV010
1M位（ 128Kx8 ）快闪记忆体
规范
引脚说明
引脚名称
A0–A19
DQ7–DQ0
CE＃
OE ＃
WE＃
V
DD
V
SS
NC
17地址
数据输入/输出
芯片使能
OUTPUT ENABLE
写使能
2.7-3.6伏单电源供电
接地装置
引脚没有内部连接
功能
表1：
引脚说明
设备操作
该EM39LV010使用命令来启动存储器操作功能。该
命令WE＃置低，同时保持CE＃低写入设备。该
地址总线被锁定在WE＃或CE ＃下降沿，最后的为准。数据
公交车被锁在WE＃或CE ＃的上升沿，以先到为准。
读
该EM39LV010的读操作通过CE＃和OE ＃控制。两者必须是低
该系统以获得从所述输出数据。 CE＃用于器件选择。当CE＃
为高电平时，芯片被取消选中，仅待机电力消耗。 OE＃为输出
控制，并用于从所述门控输出引脚的数据。数据总线处于高阻抗状态
当CE＃或OE ＃为高电平。请参见读周期时序图如图1
进一步的细节。
字节编程
该EM39LV010被编程在逐字节的基础。在编程之前，扇区
其中字节所在;必须彻底清除。程序操作
完成三个步骤：
第一步是对软件数据保护三字节装入序列。
第二步骤是要加载的字节地址和字节的数据。
在字节编程
操作时，地址被锁存， CE＃或WE＃的下降沿，取其
去年发生;并且该数据被锁存， CE＃或WE ＃的上升沿，取
先发生。
第三步骤是被后的上升沿启动内部编程操作
第四WE＃或CE ＃ ，以先到为准。编程操作，一旦开始，
将在16 μs内完成。参见图2和图3为WE ＃和CE＃控制
编程操作时序图分别如图12的流程图。
本规范如有变更，恕不另行通知。 （ 2004年9月4日V1.0 ）
第4页
23
EM39LV010
1M位（ 128Kx8 ）快闪记忆体
规范
在编程操作期间，唯一有效的读操作是数据＃查询和翻转位。中
内部编程操作，主机可以自由地执行其他任务。任何命令
内部编程操作期间发出的被忽略。
EM39LV010设备操作
手术
读
节目
抹去
待机
写禁止
写禁止
软件模式
产品
鉴定
CE＃
V
IL
V
IL
V
IL
V
IH
X
X
V
IL
OE ＃
V
IL
V
IH
V
IH
X
V
IL
X
V
IL
WE＃
V
IH
V
IL
V
IL
X
X
V
IH
V
IH
DQ
D
OUT
D
IN
X
*
地址
A
IN
A
IN
扇区地址， XXH芯片擦
X
X
X
见表3
高Z
高Z / D
OUT
高Z / D
OUT
*
X可以是V
IL
或V
IH
，但没有其他价值。
表2：
EM39LV010设备操作
写命令/命令序列
该EM39LV010提供了两种软件方法来检测完成一个项目或
擦除，以优化系统写周期时间周期。软件检测包含
两个状态位：数据＃查询（ DQ7 ）和翻转位（ DQ6 ） 。写操作结束检测模式
之后WE＃上升沿，启动内部编程或擦除启用
操作。在写操作的实际完成是与系统异步的;
因此，无论是数据＃查询或翻转位的读操作，可能是同时配合完成
的写周期。如果出现这种情况，系统可能得到一个错误的结果，即，有效
数据可能会与DQ7或DQ6冲突。为了防止这种误
排斥反应，当一个错误的结果发生时，软件程序应包括一个附加的
两次循环读取访问的位置。如果两个读数是有效的，则该装置具有
完成写周期，否则拒绝是有效的。
芯片擦除
该EM39LV010提供片擦除功能，它允许对整个存储器阵列是
擦除到逻辑“1”状态。通过执行一个6字节的启动芯片擦除操作
与芯片擦除命令（ 10H ）地址5555H中的最后一个字节的命令序列
序列。擦除操作开始的6个WE＃或CE ＃上升沿，
以先到为准。在擦除操作，唯一有效的读操作是翻转位和
数据＃投票。请参阅表3中的命令序列，图6的时序图，
图15为流程图。全片擦除操作期间发出的任何命令
忽略不计。
本规范如有变更，恕不另行通知。 （ 2004年9月4日V1.0 ）
第5
23
QQ：2881677436 复制
