EL4584
数据表
2005年7月25日
FN7174.2
水平同步锁相， 4F
SC
的EL4584是一个PLL（锁相环）子系统，
设计用于视频应用程序，但也适用于一般
目的使用多达36MHz的。在视频应用中，该装置
产生一个TTL / CMOS兼容的像素时钟（ CLK OUT ）
这是电视的水平扫描率和相位的多个
锁定到它。
该参考信号是一个水平同步信号， TTL / CMOS
格式，它可以从一个模拟容易地导出
复合视频信号与EL4583同步分离。一
输入信号为“海岸”提供了一种用于应用程序分别
周期性干扰存在于所述参考视频
时间如录像机磁头切换。锁定检测器
输出指示正确的锁。
的分压比为4比NTSC和4类似的
对于PAL视频定时比例标准，由外部
选择的三个控制引脚。这四个比率已
选择常用的视频应用，包括4F
SC
,
3F
SC
， 13.5兆赫（ CCIR 601格式），正方形图片
在一些图形工作站使用的元素。为了产生
8F
SC
, 6F
SC
， 27MHz的（ CCIR 601格式）等使用
EL4585 ，它包括附加的除以2的阶段。
对于应用程序，这些频率是不合适的
或通用应用的PLL内部分压器
可以绕过外部分压器链中使用。
频率和除数
功能
除数
PAL F
OSC
（兆赫）
除数
NTSC F
OSC
兆赫）
注意事项：
1. 3F
SC
数字不屈服的整数除数。
2. CCIR 601除数得到720个在每行的部
NTSC和PAL 。
3.正方形像素格式提供640像素的NTSC和768像素
对于PAL制式中的有效部分。
3F
SC
CCIR 601
（注1 ） （注2 ）
851
13.301
682
10.738
864
13.5
858
13.5
方
（注3）
944
14.75
780
12.273
4F
SC
1135
17.734
910
14.318
特点
36MHz的，通用的PLL
4F
SC
基于时间（使用EL4585为8F
SC
)
兼容EL4583同步分离器
VCXO ， XTAL与或LC谐振振荡器
< 2ns的抖动（ VCXO ）
用户控制PLL捕获和锁定
兼容NTSC和PAL电视制式
8个预编程的电视扫描速率时钟除数
可选的外置分频定制比例
5V单电源，低电流工作模式
无铅加退火有（符合RoHS ）
应用
像素时钟再生
视频压缩引擎（ MPEG ）时钟发生器
视频捕捉或数字化
PIP （画中画）时序发生器
文本或图形叠加时间
订购信息
产品型号
EL4584CN
EL4584CS
EL4584CS-T7
EL4584CS-T13
EL4584CSZ
（见注）
EL4584CSZ-T7
（见注）
包
16引脚PDIP
16引脚SO （ 0.150 “ ）
16引脚SO （ 0.150 “ ）
16引脚SO （ 0.150 “ ）
16引脚SO （ 0.150 “ ）
（无铅）
16引脚SO （ 0.150 “ ）
（无铅）
磁带&
REEL
-
-
7”
13”
-
7”
13”
PKG 。 DWG 。
#
MDP0031
MDP0027
MDP0027
MDP0027
MDP0027
MDP0027
MDP0027
EL4584CSZ - T13 16引脚SO （ 0.150 “ ）
（见注）
（无铅）
*对于6F
SC
和8F
SC
时钟频率，见EL4585数据表。
注： Intersil无铅加退火产品采用特殊的无铅材料
套;模塑料/晶片的附属材料和100 ％雾锡板
终止完成，这是符合RoHS标准，既锡兼容
和无铅焊接操作。 Intersil无铅产品分类MSL
在达到或超过了无铅无铅峰值回流温度
IPC / JEDEC J STD- 020的要求。
演示板
一个演示电路板可用于该产品。
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有Intersil的美洲Inc.2003-2005 。版权所有
提及的所有其他商标均为其各自所有者的财产。
EL4584
绝对最大额定值
(T
A
= 25°C)
V
CC
供应。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .7V
工作结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 125°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 65 ° C至+ 150°C
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .400mW
振荡器频率。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 36MHz的
引脚电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V到V
CC
+0.5V
工作环境温度范围。 。 。 。 。 。 。 。 。 。 - 40 ° C至+ 85°C
注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个应力只评级和操作
器件在这些或以上的本规范的业务部门所标明的任何其他条件不暗示。
重要提示：为最小/最大规格的所有参数都得到保证。典型值仅供参考。除非另有说明，所有的测试
是在特定的温度，并且脉冲测试，因此：T已
J
= T
C
= T
A
DC电气规格
参数
I
DD
V
IL
输入低电压
V
IH
输入高电压
I
IL
输入低电平电流
I
IH
输入高电流
I
IL
输入低电平电流
I
IH
输入高电流
V
OL
输出低电压
V
OH
输出高电压
V
OL
输出低电压
V
OH
输出高电压
V
OL
输出低电压
V
OH
输出高电压
I
OL
输出低电流
I
OH
输出高电流
I
OL
/I
OH
流动比率
I
泄漏
过滤掉
注意：
1.所有输入为0V ，海岸漂浮。
V
DD
= 5V ，T
A
= 25 ° C除非另有说明
条件
民
典型值
2
最大
4
1.5
3.5
单位
mA
V
V
nA
100
-100
-60
60
100
0.4
2.4
0.4
2.4
0.4
2.4
200
300
-300
1.05
-100
1.0
±1
-200
0.95
100
nA
nA
A
A
V
V
V
V
V
V
A
A
V
DD
= 5V （注1 ）
除了海岸，V所有输入
IN
= 1.5V
除了海岸，V所有输入
IN
= 3.5V
COAST针，V
IN
= 1.5V
COAST针，V
IN
= 3.5V
锁定挪威，我
OL
= 1.6毫安
锁定挪威，我
OH
= -1.6mA
CLK，我
OL
= 3.2毫安
CLK，我
OH
= -3.2mA
OSC的时候，我
OL
= 200A
OSC的时候，我
OH
= -200A
过滤掉，V
OUT
= 2.5V
过滤掉，V
OUT
= 2.5V
过滤掉，V
OUT
= 2.5V
滑行模式，V
DD
＆ GT ; V
OUT
> 0V
-100
AC电气规格
参数
VCO增益@ 20MHz的
H
SYNC
S / N比
抖动
抖动
注意：
V
DD
= 5V ，T
A
= 25 ° C除非另有说明
条件
民
典型值
15.5
35
1
10
最大
单位
dB
dB
ns
ns
测试电路1
V
DD
= 5V （注1 ）
VCXO振荡器
LC振荡器（典型值）
1.噪声视频信号输入到EL4583 ，高度
SYNC
输入EL4584 。测试积极的信号锁定。
3
FN7174.2
2005年7月25日
EL4584
引脚说明
引脚数
1, 2, 16
3
4
5
6
7
引脚名称
PROG A，B ，C
OSC / VCO OUT
VDD（ A）
OSC / VCO IN
VSS （ A）
电荷泵
OUT
功能
数字输入选择÷ N值的内部计数器。请参阅以下表格的值。
输出内部逆变器/振荡器。连接到外部晶体或LC储能VCO电路。
模拟正电源振荡器， PLL电路。
输入外部VCO 。
地面模拟振荡器， PLL电路。
连接到环路滤波器。如果H
SYNC
相位超前或H
SYNC
频率> CLK ÷N ，当前被泵
入滤波电容器，以提高VCO频率。若H
SYNC
相位滞后或频率< CLK ÷N ，
当前被泵出滤波电容器来降低VCO的频率。在滑行状态或当
锁定时，电荷泵变为高阻抗状态。
分选输入。当高，内部的分频器被使能和EXT DIV成为一个测试引脚，输出
CLK ÷ N。当低，内部分频器被禁用， EXT DIV是从外部÷ N.输入
三态逻辑输入。低（ 3分之<1 * V
CC
）=正常模式中，Z （高或1/3 2/3 * V
CC
） =快速锁定模式，
高（ 3分之>2 * V
CC
） =滑行模式。
水平同步脉冲（ CMOS电平）输入。
正电源数字， I / O电路。
锁定检测输出。当PLL被锁定低电平。脉冲时失锁高。
当DIV SEL为低外部除以输入，内部÷N输出时， DIV SEL为高。
地面数字I / O电路。
缓冲输出VCO的。
8
9
10
11
12
13
14
15
DIV SELECT
COAST
在水平同步
VDD （D）的
LOCK DET
外部股利
VSS （ D）
CLK出
表1. VCO除数
PROG A（引脚16）
0
0
0
0
1
1
1
1
PROG B（引脚1）
0
0
1
1
0
0
1
1
PROG C（ PIN 2 ）
0
1
0
1
0
1
0
1
DIV值（N ）
851
864
944
1135
682
858
780
910
4
FN7174.2
2005年7月25日
EL4584
数据表
2005年7月25日
FN7174.2
水平同步锁相， 4F
SC
的EL4584是一个PLL（锁相环）子系统，
设计用于视频应用程序，但也适用于一般
目的使用多达36MHz的。在视频应用中，该装置
产生一个TTL / CMOS兼容的像素时钟（ CLK OUT ）
这是电视的水平扫描率和相位的多个
锁定到它。
该参考信号是一个水平同步信号， TTL / CMOS
格式，它可以从一个模拟容易地导出
复合视频信号与EL4583同步分离。一
输入信号为“海岸”提供了一种用于应用程序分别
周期性干扰存在于所述参考视频
时间如录像机磁头切换。锁定检测器
输出指示正确的锁。
的分压比为4比NTSC和4类似的
对于PAL视频定时比例标准，由外部
选择的三个控制引脚。这四个比率已
选择常用的视频应用，包括4F
SC
,
3F
SC
， 13.5兆赫（ CCIR 601格式），正方形图片
在一些图形工作站使用的元素。为了产生
8F
SC
, 6F
SC
， 27MHz的（ CCIR 601格式）等使用
EL4585 ，它包括附加的除以2的阶段。
对于应用程序，这些频率是不合适的
或通用应用的PLL内部分压器
可以绕过外部分压器链中使用。
频率和除数
功能
除数
PAL F
OSC
（兆赫）
除数
NTSC F
OSC
兆赫）
注意事项：
1. 3F
SC
数字不屈服的整数除数。
2. CCIR 601除数得到720个在每行的部
NTSC和PAL 。
3.正方形像素格式提供640像素的NTSC和768像素
对于PAL制式中的有效部分。
3F
SC
CCIR 601
（注1 ） （注2 ）
851
13.301
682
10.738
864
13.5
858
13.5
方
（注3）
944
14.75
780
12.273
4F
SC
1135
17.734
910
14.318
特点
36MHz的，通用的PLL
4F
SC
基于时间（使用EL4585为8F
SC
)
兼容EL4583同步分离器
VCXO ， XTAL与或LC谐振振荡器
< 2ns的抖动（ VCXO ）
用户控制PLL捕获和锁定
兼容NTSC和PAL电视制式
8个预编程的电视扫描速率时钟除数
可选的外置分频定制比例
5V单电源，低电流工作模式
无铅加退火有（符合RoHS ）
应用
像素时钟再生
视频压缩引擎（ MPEG ）时钟发生器
视频捕捉或数字化
PIP （画中画）时序发生器
文本或图形叠加时间
订购信息
产品型号
EL4584CN
EL4584CS
EL4584CS-T7
EL4584CS-T13
EL4584CSZ
（见注）
EL4584CSZ-T7
（见注）
包
16引脚PDIP
16引脚SO （ 0.150 “ ）
16引脚SO （ 0.150 “ ）
16引脚SO （ 0.150 “ ）
16引脚SO （ 0.150 “ ）
（无铅）
16引脚SO （ 0.150 “ ）
（无铅）
磁带&
REEL
-
-
7”
13”
-
7”
13”
PKG 。 DWG 。
#
MDP0031
MDP0027
MDP0027
MDP0027
MDP0027
MDP0027
MDP0027
EL4584CSZ - T13 16引脚SO （ 0.150 “ ）
（见注）
（无铅）
*对于6F
SC
和8F
SC
时钟频率，见EL4585数据表。
注： Intersil无铅加退火产品采用特殊的无铅材料
套;模塑料/晶片的附属材料和100 ％雾锡板
终止完成，这是符合RoHS标准，既锡兼容
和无铅焊接操作。 Intersil无铅产品分类MSL
在达到或超过了无铅无铅峰值回流温度
IPC / JEDEC J STD- 020的要求。
演示板
一个演示电路板可用于该产品。
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有Intersil的美洲Inc.2003-2005 。版权所有
提及的所有其他商标均为其各自所有者的财产。
EL4584
绝对最大额定值
(T
A
= 25°C)
V
CC
供应。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .7V
工作结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 125°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 65 ° C至+ 150°C
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .400mW
振荡器频率。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 36MHz的
引脚电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V到V
CC
+0.5V
工作环境温度范围。 。 。 。 。 。 。 。 。 。 - 40 ° C至+ 85°C
注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个应力只评级和操作
器件在这些或以上的本规范的业务部门所标明的任何其他条件不暗示。
重要提示：为最小/最大规格的所有参数都得到保证。典型值仅供参考。除非另有说明，所有的测试
是在特定的温度，并且脉冲测试，因此：T已
J
= T
C
= T
A
DC电气规格
参数
I
DD
V
IL
输入低电压
V
IH
输入高电压
I
IL
输入低电平电流
I
IH
输入高电流
I
IL
输入低电平电流
I
IH
输入高电流
V
OL
输出低电压
V
OH
输出高电压
V
OL
输出低电压
V
OH
输出高电压
V
OL
输出低电压
V
OH
输出高电压
I
OL
输出低电流
I
OH
输出高电流
I
OL
/I
OH
流动比率
I
泄漏
过滤掉
注意：
1.所有输入为0V ，海岸漂浮。
V
DD
= 5V ，T
A
= 25 ° C除非另有说明
条件
民
典型值
2
最大
4
1.5
3.5
单位
mA
V
V
nA
100
-100
-60
60
100
0.4
2.4
0.4
2.4
0.4
2.4
200
300
-300
1.05
-100
1.0
±1
-200
0.95
100
nA
nA
A
A
V
V
V
V
V
V
A
A
V
DD
= 5V （注1 ）
除了海岸，V所有输入
IN
= 1.5V
除了海岸，V所有输入
IN
= 3.5V
COAST针，V
IN
= 1.5V
COAST针，V
IN
= 3.5V
锁定挪威，我
OL
= 1.6毫安
锁定挪威，我
OH
= -1.6mA
CLK，我
OL
= 3.2毫安
CLK，我
OH
= -3.2mA
OSC的时候，我
OL
= 200A
OSC的时候，我
OH
= -200A
过滤掉，V
OUT
= 2.5V
过滤掉，V
OUT
= 2.5V
过滤掉，V
OUT
= 2.5V
滑行模式，V
DD
＆ GT ; V
OUT
> 0V
-100
AC电气规格
参数
VCO增益@ 20MHz的
H
SYNC
S / N比
抖动
抖动
注意：
V
DD
= 5V ，T
A
= 25 ° C除非另有说明
条件
民
典型值
15.5
35
1
10
最大
单位
dB
dB
ns
ns
测试电路1
V
DD
= 5V （注1 ）
VCXO振荡器
LC振荡器（典型值）
1.噪声视频信号输入到EL4583 ，高度
SYNC
输入EL4584 。测试积极的信号锁定。
3
FN7174.2
2005年7月25日
EL4584
引脚说明
引脚数
1, 2, 16
3
4
5
6
7
引脚名称
PROG A，B ，C
OSC / VCO OUT
VDD（ A）
OSC / VCO IN
VSS （ A）
电荷泵
OUT
功能
数字输入选择÷ N值的内部计数器。请参阅以下表格的值。
输出内部逆变器/振荡器。连接到外部晶体或LC储能VCO电路。
模拟正电源振荡器， PLL电路。
输入外部VCO 。
地面模拟振荡器， PLL电路。
连接到环路滤波器。如果H
SYNC
相位超前或H
SYNC
频率> CLK ÷N ，当前被泵
入滤波电容器，以提高VCO频率。若H
SYNC
相位滞后或频率< CLK ÷N ，
当前被泵出滤波电容器来降低VCO的频率。在滑行状态或当
锁定时，电荷泵变为高阻抗状态。
分选输入。当高，内部的分频器被使能和EXT DIV成为一个测试引脚，输出
CLK ÷ N。当低，内部分频器被禁用， EXT DIV是从外部÷ N.输入
三态逻辑输入。低（ 3分之<1 * V
CC
）=正常模式中，Z （高或1/3 2/3 * V
CC
） =快速锁定模式，
高（ 3分之>2 * V
CC
） =滑行模式。
水平同步脉冲（ CMOS电平）输入。
正电源数字， I / O电路。
锁定检测输出。当PLL被锁定低电平。脉冲时失锁高。
当DIV SEL为低外部除以输入，内部÷N输出时， DIV SEL为高。
地面数字I / O电路。
缓冲输出VCO的。
8
9
10
11
12
13
14
15
DIV SELECT
COAST
在水平同步
VDD （D）的
LOCK DET
外部股利
VSS （ D）
CLK出
表1. VCO除数
PROG A（引脚16）
0
0
0
0
1
1
1
1
PROG B（引脚1）
0
0
1
1
0
0
1
1
PROG C（ PIN 2 ）
0
1
0
1
0
1
0
1
DIV值（N ）
851
864
944
1135
682
858
780
910
4
FN7174.2
2005年7月25日
QQ：2881677436 复制
