EDI9LC644V
128Kx32 SSRAM / SDRAM 1Mx32
外部存储器解决方案，德州仪器的TMS320C6000 DSP
特点
描述
n
时钟速度：
SSRAM ： 200 ， 166150 ，以及133 MHz的
的SDRAM ： 125和100兆赫
n
n
n
n
n
n
n
DSP的存储解决方案
德州仪器的TMS320C6201
德州仪器的TMS320C6701
包装：
153引脚BGA ， JEDEC MO- 163
3.3V工作电源电压
直接控制接口，无论是SSRAM和SDRAM
在“ C6X ”港口
常见的地址和数据总线
65 ％的空间节省与单片解决方案
降低系统的电感和电容
该EDI9LC644VxxBC是3.3V ， 128K ×32同步
流水线SRAM和1Mx32同步DRAM阵列CON-
structed一个128K ×32 SBSRAM和两个1Mx16
的SDRAM管芯安装在一个多层层叠基板。该
设备是由22毫米， BGA封装在一个153领先， 14毫米。
该EDI9LC644VxxBC提供了一个总的存储解决方案
德州INSTR uments TMS320C6201和
TMS320C6701 DSP的
同步管道SRAM可带时钟
速度200 ， 166150 ，和133兆赫，从而允许用户
发展快速的外部存储器的接口SSRAM
面对端口。
SDRAM的是125和100的时钟速度提供
兆赫，允许用户建立一个高速外部存储器
对SDRAM的接口端口。
图。 1
引脚配置
底部视图
P
IN
D
ESCRIPTION
7
8
9
2
3
4
5
6
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
A
0-16
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
地址总线
数据总线
SSRAM时钟
SSRAM地址状态控制
SSRAM写使能
SSRAM输出使能
SDRAM时钟
SDRAM的行地址选通信
SDRAM的列地址选通信
SDRAM写使能
SDRAM地址10 /自动预充电
SSRAM字节写使能
SDRAM SDQM 0 - 3
芯片使能SSRAM设备
芯片使能SDRAM器件
电源引脚， 3.3V
数据总线电源引脚，
3.3V （ 2.5V未来）
地
无连接
DQ
19
DQ
18
V
CCQ
DQ
17
DQ
16
V
CCQ
NC
NC
A6
NC
V
CCQ
DQ
12
DQ
13
V
CCQ
DQ
14
DQ
15
1
DQ
23
DQ
22
V
CCQ
DQ
21
DQ
20
V
CCQ
NC
NC
A7
NC
V
CCQ
DQ
11
DQ
10
V
CCQ
DQ
9
DQ
8
2
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
NC
A
8
A9
NC
V
CC
V
CC
V
CC
V
CC
V
CC
3
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
VSS
V
SS
V
SS
SDCE
V
SS
SDCLK
V
SS
V
SS
VSS
V
SS
V
SS
V
SS
NC
V
SS
V
SS
V
SS
NC
NC
NC
NC
NC
V
SS
V
SS
V
SS
NC
NC
6
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
A
2
A
1
A0
NC
NC
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
7
DQ
24
DQ
25
V
CCQ
DQ
26
DQ
27
V
CCQ
A
4
A
3
A11
A
13
A
15
V
CCQ
DQ
4
DQ
5
V
CCQ
DQ
6
DQ
7
8
DQ
28
DQ
29
V
CCQ
DQ
30
DQ
31
V
CCQ
A
5
A
10
A12
A
14
A
16
V
CCQ
DQ
0
DQ
1
V
CCQ
DQ
2
DQ
3
9
DQ
0-31
SSCLK
SSADC
SSWE
SSOE
SDCLK
SDRAS
SDCAS
SDWE
SDA
10
BWE
0-3
SSCE
SDCE
V
CC
V
CCQ
V
SS
NC
SDWE SDA
10
SDRAS SDCAS V
SS
NC / A
17
NC / A
18
NC / A
19
BWE
2
BWE
3
BWE
0
BWE
1
V
SS
V
SS
V
SS
V
SS
SSCLK
V
SS
V
CC
SSADC SSWE
SSOE SSCE
4
5
2002年1月第4版
ECO ＃ 14667
1
怀特电子设计公司 （ 602 ） 437-1520 www.whiteedc.com
EDI9LC644V
图。 2
框图
怀特电子设计公司亚利桑那州凤凰城 （ 602 ） 437-1520
2
EDI9LC644V
输出功能说明
符号
TYPE
信号
极性
功能
SSCLK
SSADS
SSOE
SSWE
SSCE
SDCLK
SDCE
SDRAS
SDCAS
SDWE
输入
输入
输入
输入
输入
输入
脉冲
脉冲
脉冲
脉冲
脉冲
脉冲
正面的边缘系统时钟输入。所有的SSRAM输入的采样在时钟的上升沿。
低电平有效
低电平有效
当在时钟的正上升沿采样， SSADS ， SSOE和SSWE定义操作
由SSRAM执行。
SSCE禁用或启用SSRAM设备操作。
正面的边缘系统时钟输入。所有的SDRAM的输入采样时钟的上升沿。
低电平有效
低电平有效
SDCE禁用或屏蔽或启用除SDCLK和BWE0-3所有的输入使能设备的运行。
当在时钟的正上升沿采样， SDCAS ， SDRAS和SDWE定义
操作以由SDRAM中执行。
地址总线的SSRAM和SDRAM
A
0
AND A
1
是突发地址输入的SSRAM
在一个银行主动命令周期，A
0-9
， SDA
10
定义的行地址（RA
0-10
）采样时
在时钟的上升沿。
A
0-16
,
SDA
10
输入
水平
—
在读或写命令的周期，A
0-7
定义了列地址（CA
0-7
）时，在采样
在时钟上升沿。除了行地址， SDA
10
用于调用Autoprecharge
运行在突发读或写周期的结束。如果SDA
10
高， autoprecharge被选择并
A
11
定义该行预充电（低=银行A，高= B银行） 。如果SDA
10
低，
autoprecharge被禁用。
在预充电命令周期， SDA
10
被结合使用甲
11
控制哪些银行（S ）
预充电。如果SDA
10
高，无论银行A和国家B银行会考虑预充电
A
11
。如果SDA
10
低，那么A
11
用于该银行限定于预充电。
DQ
0-31
BWE
0-3
V
CC
, V
SS
V
CCQ
输入
产量
输入
供应
供应
水平
脉冲
—
数据输入/输出复用在相同的针。
BWE
0-3
执行字节写使能功能的SSRAM和DQM功能的SDRAM 。
BWE
0
与DQ相关
0-7
， BWE
1
与DQ
8-15
， BWE
2
与DQ
16-23
和BWE
3
与DQ
24-31
.
电源和地的输入缓冲器和核心逻辑。
数据库电源引脚， 3.3V （ 2.5V未来） 。
3
怀特电子设计公司 （ 602 ） 437-1520 www.whiteedc.com
EDI9LC644V
绝对最大额定值
在相对于VSS VCC电压
VIN（ DQX ）
存储温度（ BGA ）
结温
短路输出电流
-0.5V至+ 4.6V
-0.5V到VCC + 0.5V
-55 ° C至+ 125°C
+175°C
百毫安
建议的直流工作
条件
（0°C - T的
A
70°C;
V
CC
= 3.3V -5% / +10%
参数
除非另有说明
)
民
最大
单位
符号
*压力大于下"Absolute最大Ratings" ，可能
对器件造成永久性损坏。这是一个值仅为
该器件在这些或任何其他条件更大的功能的操作
除在本规范阳离子业务部门所标明不
暗示。暴露在绝对最大额定值条件下工作
期间可能会影响其可靠性。
电源电压
1
输入高电压
1,2
输入低电压
1,2
输入漏电流
0 - V
IN
- V C C
漏输出（输出禁用）
0 - V
IN
- V C C
高输出（I
OH
= -4mA ）
1
输出低（我
OL
= 8毫安）
1
注意事项：
V
CC
V
IH
V
IL
IL
I
IL
O
V
OH
V
OL
3.135
2.0
-0.3
-10
-10
2.4
—
3.6
V
CC
+0.3
0.8
10
10
—
0.4
V
V
V
A
A
V
V
1.引用到Vss （ GND）所有电压。
2.过冲： V
IH
+ 6.0V为吨 - 吨
KC
/2
Underershoot ： V
IL
-2.0V对于T - T的
KC
/2
直流电AL特性
描述
条件
符号
频率
典型值
最大
单位
电源电流：
工作（ 1,2,3 ）
SSRAM主动/ DRAM自动刷新
I
CC
1
电源电流
操作
1,2,3
SSRAM主动/ DRAM空闲
I
CC
2
电源电流
操作
1,2,3
SDRAM主动/ SSRAM闲置
SSCE和SDCE V
CC
-0.2V,
所有其他输入在V
SS
+0.2 V
IN
or
V
IN
V
CC
-0.2V ， CLK频率= 0
SSCE和SDCE V
IH
民
所有其他输入在V
IL
MAX V
IN
or
V
IN
V
CC
-0.2V ， CLK频率= 0
I
CC
3
CMOS待机
133MHz
150MHz
166MHz
200MHz
133MHz
150MHz
166MHz
200MHz
83MHz
100MHz
125MHz
I
SB
1
400
450
500
待定
300
350
400
待定
220
235
255
20.0
550
580
625
待定
450
480
525
待定
240
250
280
40.0
mA
mA
mA
mA
I
SB
2
30.0
55.0
mA
I
CC
5
190
250
mA
TTL待机
自动刷新
注意事项：
1. I
CC
（操作）指定没有输出电流。我
CC
（工作）增加更快的周期时间和更大的输出负载。
2. “设备闲置”是指取消选择器件（ CE V
IH
）时钟是在最高频率运行，地址是每个开关周期。
3，典型值在3.3V测量25 ℃。我
CC
（操作）被指定在特定的频率。
BGA APACITANCE
描述
条件
1
1
符号
典型值
最大
单位
地址输入电容
控制输入电容
时钟输入电容
1
注意：
1
T
A
= 25°C ; F = 1MHz的
T
A
= 25°C ; F = 1MHz的
T
A
= 25°C ; F = 1MHz的
T
A
= 25°C ; F = 1MHz的
C
I
C
O
C
A
C
CK
5
8
5
4
8
10
8
6
pF
pF
pF
pF
输入/输出电容（ DQ ）
1.该参数进行采样。
怀特电子设计公司亚利桑那州凤凰城 （ 602 ） 437-1520
4
EDI9LC644V
SSRAM交流特性（ EDI9LC644V ）
符号
参数
200MHz
民
最大
166MHz
民
最大
150MHz
民
最大
133MHz
民
最大
单位
时钟周期时间
时钟高电平时间
时钟低电平时间
时钟到输出有效
时钟输出无效
时钟输出在低Z
时钟输出高阻
输出使能到输出有效
输出使能，以在低Z输出
输出使能到输出高-Z
地址，控制，数据的建立时间时钟
地址，控制，数据保持时间时钟
t
KHKH
t
KLKH
t
KHKL
t
KHQV
t
KHQX
t
KQLZ
t
KQHZ
t
OELQV
t
OELZ
t
OEHZ
t
S
t
H
5
1.6
1.6
2.5
1.5
0
1.5
0
3.0
1.5
0.5
6
2.4
2.4
3.5
1.5
0
1.5
0
3.5
1.5
0.5
7
2.6
2.6
3.8
1.5
0
1.5
0
3.5
1.5
0.5
8
2.8
2.8
4.0
1.5
0
1.5
0
3.8
1.5
0.5
3
2.5
3.5
3.5
3.8
3.8
4.0
4.0
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
SSRAM操作真值表
手术
地址一起使用
SSCE
SSADS
SSWE
SSOE
DQ
取消循环，掉电
写周期，开始突发
读周期，开始突发
读周期，开始突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
写周期，暂停突发
写周期，暂停突发
注意：
无
外
外
外
当前
当前
当前
当前
当前
当前
H
L
L
L
X
X
H
H
X
H
L
L
L
L
H
H
H
H
H
H
X
L
H
H
H
H
H
H
L
L
X
X
L
H
L
H
L
H
X
X
高-Z
D
Q
高-Z
Q
高-Z
Q
高-Z
D
D
1， X表示“不关心” ， H表示逻辑高电平。 L表示逻辑低电平。
2.除SSOE所有输入必须满足建立和保持周围的上升沿时间（由低至高） SSCLK的。
3.暂停爆裂产生等待周期
4.对于下面的读操作的写操作中，输入数据之前需要进行SSOE和保持设定时间加上高阻时间SSOE必须为高电平
高，虽然出了输入数据的保持时间。
5.此设备包含的电路，以确保输出将在高阻电期间。
SSRAM部分真理表
功能
SSWE
BWE0
BWE1
BWE2
BWE3
读
写一个字节（ DQ
0-7
)
写的所有字节
H
L
L
X
L
L
X
H
L
X
H
L
X
H
L
5
怀特电子设计公司 （ 602 ） 437-1520 www.whiteedc.com
QQ：2881677436 复制
