EDI8F8512C
512Kx8静态RAM CMOS ，模块
特点
?? 512Kx8位CMOS静态
??随机存取存储器
??访问时间20到100纳秒
??数据保持功能（ EDI8F8512LP ）
TTL兼容的输入和输出
??完全静态的，并没有时钟
??高密度封装
?? 36引脚SIP ，第63号
?? 32引脚DIP， JEDEC引脚， 91号（ 55-100ns ）
?? 32引脚DIP， JEDEC引脚， 183号（ 20-35ns ）
??单+ 5V （ ± 10 ％ ）电源供电
描述
该EDI8F8512C是4096K位CMOS静态RAM基于四个
安装在一个多128Kx8或256Kx4 （高速）的静态RAM的
多层环氧树脂层压板（ FR4 ）基板。
功能等同于整体式四兆的静态
RAM被通过利用一个板上解码器的实现是
解释高阶地址（ ES ）选择the128Kx8之一
或256Kx4静态RAM 。
32引脚DIP引脚排列坚持四个JEDEC标准
兆位的设备，以确保与未来的不定形的兼容性。
低功率版数据保留（ EDI8F8512LP ）也
可用。
所有的输入和输出为TTL兼容，从操作
单5V电源。完全异步的， EDI8F8512C要求
无时钟或刷新操作。
引脚名称
A-A18
E
W
G
DQ-DQ7
VCC
VSS
NC
A
0-17
W
G
256K ×4
DQ
0-3
图。 1
引脚配置和框图
NC
VCC
W
DQ2
DQ3
DQ0
A1
A2
A3
A4
VSS
DQ5
A10
A11
A5
A13
A14
NC
E
A15
A16
A12
A18
A6
DQ1
VSS
A0
A7
A8
A9
DQ7
DQ4
DQ6
A17
VCC
G
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
8F8512C引脚配置。
地址输入
芯片使能
写使能
OUTPUT ENABLE
常见的数据输入/输出
电源（+ 5V± 10％）的
地
无连接
A18
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
8F8512C引脚配置
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
VCC
A15
A17
W
A13
A8
A9
A11
G
A10
E
DQ7
DQ6
DQ5
DQ4
DQ3
A
0-16
W
G
128K ×8
256K ×4
DQ
4-7
128K ×8
55-100ns
128K ×8
DQ
0-7
20-35ns
256K ×4
256K ×4
128K ×8
20-55ns
A18
A
17-A18
E
解码器
E
解码器
8F8512C座直径
8F8512C DIA2座
2001年6月13牧师
ECO ＃ 14322
1
怀特电子设计公司 （ 508 ） 366-5151 www.whiteedc.com
EDI8F8512C
绝对最大额定值*
任何引脚相对于VSS的电压
工作温度TA （环境）
广告
产业
储存温度
功耗
输出电流
-0.5V至7.0V
0 ° C至+ 70°C
-40 ° C至+ 85°C
-55 ° C至+ 125°C
4瓦
20毫安
建议的直流工作条件
参数
电源电压
电源电压
输入高电压
输入低电压
符号
VCC
VSS
VIH
VIL
民
4.5
0
2.2
-0.3
典型值
5.0
0
--
--
最大
5.5
0
6.0
0.8
单位
V
V
V
V
*压力大于下"Absolute最大Ratings"可能会导致
永久损坏设备。这是一个额定值只和功能的操作
该设备在这些或任何其他条件大于在指定的
本规范的业务部门是不是暗示。暴露在绝对最大
额定条件下长时间可能会影响其可靠性。
AC测试条件
输入脉冲电平
输入上升和下降时间
输入和输出时序水平
输出负载20-35ns
70-100ns
（注：对于TEHQZ ， TGHQZ和TWLQZ ， CL = 5pF的）
VSS至3.0V
5ns
1.5V
1TTL = 30pF的
1TTL ， CL = 100pF的
DC电气特性
参数
工作电源
电源电流
待机（TTL）电
电源电流
全部备用电源
电源电流（ CMOS ）
输入漏电流
输出漏电流
输出高电压
输出低电压
*典型： TA = 25℃ ， VCC = 5.0V
符号
条件
民
ICC1 W， E = VIL ， II / O = 0毫安，
--
闵周期
ICC2
E
á
VIH, VIN VIL
DIP
--
VIN
á
VIH
SIP
--
ICC3
E
á
VCC-0.2V
C
--
VIN
á
VCC- 0.2V或
LP
--
VIN
[
0.2V
ILI
VIN = 0V至VCC
--
国际劳工组织
V I / O = 0V至VCC
--
VOH IOH = -1.0mA （ A70 ） ，或-4.0 （ [ 35 ）
2.4
VOL IOL = 2.1毫安（ A70 ） ，或8.0毫安（ [35 ） -
[35
340
50
--
5
--
--
--
--
--
典型*
最大
á55
20-25 35 55-100
70
570 390 130
10
--
2
40
--
--
--
--
85
--
40
--
±10
±10
--
0.4
85
--
40
--
55
65
5
400
单位
ns
mA
mA
mA
mA
A
A
A
V
V
±10 ±10
±10 ±10
--
--
0.4 0.4
电容
真值表
G
X
H
L
X
E
H
L
L
L
W
X
H
H
L
模式
待机
输出取消
读
写
产量
高Z
高Z
DOUT
DIN
动力
ICC2 ， ICC3
ICC1
ICC1
ICC1
（ F = 1.0MHz的， VIN = VCC或VSS ）
参数
地址线
数据线
芯片使能线
写和输出使能线
符号
CI
CD / Q
CC
CW
最大
30
43
10
32
单位
pF
pF
pF
pF
这些参数进行采样，而不是100 ％测试。
怀特电子设计公司 （ 508 ） 366-5151 www.whiteedc.com
2
2001年6月13牧师
ECO ＃ 14322
EDI8F8512C
交流特性读周期
符号
参数
JEDEC
Alt键。
读周期时间
tAVAV
TRC
地址访问时间
tAVQV
TAA
芯片使能存取时间
TELQV
TACS
芯片使能到输出低Z（ 1 ）
TELQX
TCLZ
芯片禁用到输出高Z（ 1 ） TEHQZ
TCHZ
从地址变更输出保持
TAVQX
TOH
输出使能到输出有效
TGLQV
TOE
输出使能到输出低Z（ 1 ） TGLQX
TOLZ
输出禁止到输出高Z（ 1 ） TGHQZ
tOHZ
注1 ：参数保证，但未经测试。
20ns
最小最大
20
20
20
3
10
3
13
0
8
25ns
最小最大
25
25
25
3
12
3
15
0
10
35ns
最小最大
35
35
35
3
15
3
20
0
12
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
图。 2
读周期1 - W高，G ，E LOW
tAVAV
A
地址1
tAVQV
Q
8F8512C路CYC1
地址2
TAVQX
数据1
数据2
图。 3
读周期2 - W高
tAVAV
A
tAVQV
E
TELQV
TELQX
G
TGLQV
TGLQX
Q
8F8512C路CYC2
TEHQZ
TGHQZ
2001年6月13牧师
ECO ＃ 14322
3
怀特电子设计公司 （ 508 ） 366-5151 www.whiteedc.com
EDI8F8512C
交流特性读周期
符号
参数
JEDEC
Alt键。
读周期时间
tAVAV
TRC
地址访问时间
tAVQV
TAA
芯片使能存取时间
TELQV
TACS
芯片使能到输出低Z（ 1 ）
TELQX
TCLZ
芯片禁用到输出高Z（ 1 ） TEHQZ
TCHZ
从地址变更输出保持
TAVQX
TOH
输出使能到输出有效
TGLQV
TOE
输出使能到输出低Z（ 1 ） TGLQX
TOLZ
输出禁止到输出高Z（ 1 ） TGHQZ
tOHZ
注1 ：参数保证，但未经测试。
55ns
最小最大
55
55
55
5
30
3
40
0
30
70ns
最小最大
70
70
70
5
30
3
40
0
30
85ns
最小最大
85
85
85
5
35
3
45
0
35
100ns
最小最大
100
100
100
5
40
3
50
0
40
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
交流特性写周期
写周期
参数
写周期时间
芯片使能写操作的结束
地址建立时间
地址有效到写结束
把脉冲宽度
写恢复时间
数据保持时间
写入输出高Z（ 1 ）
数据写入时间
输出写入结束活动（ 1 ）
符号
JEDEC
ALT
tAVAV
TWC
TELWH
TCW
tELEH
TCW
tAVWL
TAS
塔维尔
TAS
tAVWH
TAW
tAVEH
TAW
tWLWH
TWP
TWLEH
TWP
tWHAX ALE低
tWR的
tEHAX
tWR的
tWHDX
TDH
tEHDX
TDH
TWLQZ
tWHZ
tDVWH
TDW
tDVEH
TDW
TWHQX
TWLZ
民
20
15
15
0
0
15
15
15
15
0
0
3
3
0
12
12
3
20ns
最大
民
25
20
20
0
0
20
20
20
20
0
0
3
3
0
15
15
3
25ns
最大
35ns
最小最大
35
30
30
0
0
30
30
25
25
0
0
3
3
0
15
20
20
3
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
10
12
注1 ：参数保证，但未经测试。
怀特电子设计公司 （ 508 ） 366-5151 www.whiteedc.com
4
2001年6月13牧师
ECO ＃ 14322
EDI8F8512C
交流特性写周期
符号
JEDEC
Alt键。
tAVAV
TWC
TELWH
TCW
tELEH
TCW
tAVWL
TAS
塔维尔
TAS
tAVWH
TAW
tAVEH
TAW
tWLWH
TWP
TWLEH
TWP
tWHAX ALE低
tWR的
tEHAX
tWR的
tWHDX
TDH
tEHDX
TDH
TWLQZ
tWHZ
tDVWH
TDW
tDVEH
TDW
TWHQX
TWLZ
55NS
最小最大
55
50
50
0
0
50
50
50
50
0
0
0
0
0
30
30
30
5
70ns
最小最大
70
65
65
0
0
65
65
65
65
0
0
0
0
0
30
30
30
5
85n
最小最大
85
70
70
0
0
70
70
70
70
0
0
0
0
0
35
35
35
5
100ns
最小最大
100
80
80
0
0
80
80
80
80
0
0
0
0
0
40
40
40
5
参数
写周期时间
芯片使能写操作的结束
地址建立时间
地址有效到写结束
把脉冲宽度
写恢复时间
数据保持时间
写入输出高Z（ 1 ）
数据写入时间
输出写入结束活动（ 1 ）
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注1 ：参数保证，但未经测试。
图。 6
写周期1 - 硬件控制
tAVAV
A
E
TELWH
tAVWH
tWLWH
W
D
TWLQZ
Q
8F8512C写CYC1
tWHAX ALE低
tAVWL
tDVWH
tWHDX
TWHQX
高Z
数据有效
2001年6月13牧师
ECO ＃ 14322
5
怀特电子设计公司 （ 508 ） 366-5151 www.whiteedc.com
怀特电子设计
512Kx8静态RAM CMOS ，模块
特点
512Kx8位CMOS静态
随机存取存储器
??访问时间20到100纳秒
??数据保持功能（ EDI8F8512LP ）
TTL兼容的输入和输出
??完全静态的，并没有时钟
高密度封装
?? 36引脚SIP ，第63号
?? 32引脚DIP， JEDEC引脚， 91号（ 55-100ns ）
?? 32引脚DIP， JEDEC引脚， 183号（ 20-35ns ）
单+ 5V （ ± 10 ％ ）电源供电
*本产品如有变更，恕不另行通知。
EDI8F8512C
描述
该EDI8F8512C是4096K位CMOS静态RAM基于四个
安装在一个多128Kx8或256Kx4 （高速）的静态RAM的
多层环氧树脂层压板（ FR4 ）基板。
功能等同于整体式四兆的静态RAM
通过利用一个板上解码器，它解释了所取得
高阶地址（ ES ）选择the128Kx8或256Kx4静态之一
的RAM 。
32引脚DIP引脚排列坚持四个JEDEC标准
兆位的设备，以确保与未来的不定形的兼容性。
低功率版数据保留（ EDI8F8512LP ）也
可用。
所有的输入和输出为TTL兼容，从单一经营
5V电源。完全异步的， EDI8F8512C不需要时钟
或刷新操作。
图。 1
销刀豆网络gurations
NC
V
CC
W#
DQ2
DQ3
DQ0
A1
A2
A3
A4
V
SS
DQ5
A10
A11
A5
A13
A14
NC
E#
A15
A16
A12
A18
A6
DQ1
V
SS
A0
A7
A8
A9
DQ7
DQ4
DQ6
A17
V
CC
G#
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
8F8512C引脚配置。
A18
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
8F8512C引脚配置
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
CC
A15
A17
W#
A13
A8
A9
A11
G#
A10
E#
DQ7
DQ6
DQ5
DQ4
DQ3
引脚名称
A0-A18
E#
W#
G#
DQ0-DQ7
V
CC
V
SS
NC
地址输入
芯片使能
写使能
OUTPUT ENABLE
常见的数据输入/输出
电源（+ 5V± 10％）的
地
无连接
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2002年7月
修订版13A
1
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
图。 2
方框图
EDI8F8512C
A
0-16
W#
G#
A
0-17
128K ×8
W#
G#
256K ×4
DQ0-3
128K ×8
DQ0-7
256K ×4
DQ
4-7
128K ×8
256K ×4
128K ×8
256K ×4
55-100ns
20-35ns
A
17-A18
E#
A18
解码器
8F8512C座直径
E#
解码器
8F8512C DIA2座
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2002年7月
修订版13A
2
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
绝对最大额定值*
任何引脚相对于V电压
SS
工作温T
A
（环境）
广告
产业
储存温度
功耗
输出电流
-0.5V至7.0V
0 ° C至+ 70°C
-40 ° C至+ 85°C
-55 ° C至+ 125°C
4瓦
20毫安
参数
电源电压
电源电压
输入高电压
输入低电压
符号
V
CC
V
SS
V
IH
V
IL
民
4.5
0
2.2
-0.3
EDI8F8512C
建议的直流工作条件
典型值
5.0
0
–
–
最大
5.5
0
6.0
0.8
单位
V
V
V
V
*应力大于“绝对最大额定值”，可能
对器件造成永久性损坏。这是一个值仅为
该器件在这些或任何其他条件更大的功能的操作
高于本规范的业务部门所标明不
暗示。暴露在绝对最大额定值条件下工作
期间可能会影响其可靠性。
AC测试条件
输入脉冲电平
输入上升和下降时间
输入和输出时序水平
输出负载20-35ns
70-100ns
（注：对于T
EHQZ
, t
GHQZ
和T
WLQZ
， CL = 5pF的）
V
SS
至3.0V
5ns
1.5V
1TTL = 30pF的
1TTL ， CL = 100pF的
DC电气特性
参数
工作电源电流
待机（TTL）电
电源电流
全部备用电源
电源电流（ CMOS ）
输入漏电流
输出漏电流
输出高电压
输出低电压
*典型：T已
A
= 25 ° C，V
CC
= 5.0V
符号
I
CC1
I
CC2
I
CC3
条件
W＃ ，E ＃ = V
IL
， II / O = 0毫安，闵周期
E#
≥
V
IH
, V
IN
≤
V
IL
V
IN
≥
V
IH
E#
≥
V
CC
-0.2V
V
IN
≥
V
CC
-0.2V或
V
IN
≤
0.2V
V
IN
= 0V至V
CC
V I / O = 0V至V
CC
I
OH
= -1.0mA （ ≥70 ） ，或-4.0 （ ≤35 ）
I
OL
= 2.1毫安（ ≥70 ） ，或8.0毫安（ ≤35 ）
DIP
SIP
C
LP
民
≤35
340
–
–
–
–
–
–
2.4
–
50
–
5
–
–
–
–
–
典型*
≤55
70
10
–
2
40
–
–
–
–
–
–
–
–
20-25
570
85
–
40
–
±10
±10
–
0.4
最大
35
390
85
–
40
–
±10
±10
–
0.4
55-100
130
55
65
5
400
±10
±10
–
0.4
单位
mA
mA
mA
A
A
A
V
V
I
LI
I
LO
V
OH
V
OL
真值表
G#
X
H
L
X
E#
H
L
L
L
W#
X
H
H
L
模式
待机
产量
DESELECT
读
写
产量
高Z
高Z
D
OUT
D
IN
动力
I
CC2
/I
CC3
I
CC1
I
CC1
I
CC1
参数
地址线
数据线
芯片使能线
（ F = 1.0MHz的，V
IN
=V
CC
或V
SS
)
符号
CI
CD / Q
CC
CW
最大
30
43
10
32
单位
pF
pF
pF
pF
电容
写和输出使能线
这些参数进行采样，而不是100 ％测试。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2002年7月
修订版13A
3
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
交流特性读周期
参数
读周期时间
地址访问时间
芯片使能存取时间
芯片使能到输出低Z（ 1 ）
芯片禁用到输出高Z（ 1 ）
从地址变更输出保持
输出使能到输出有效
输出使能到输出低Z（ 1 ）
输出禁止到输出高Z（ 1 ）
注：参数保证，但未经测试。
EDI8F8512C
符号
JEDEC
Alt键。
t
AVAV
t
RC
t
AVQV
t
ELQV
t
ELQX
t
EHQZ
t
AVQX
t
GLQV
t
GLQX
t
GHQZ
t
AA
t
ACS
t
CLZ
t
CHZ
t
OH
t
OE
t
OLZ
t
OHZ
分钟。
20
20ns
马克斯。
20
20
分钟。
25
25ns
马克斯。
25
25
分钟。
35
35ns
马克斯。
35
35
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
3
10
3
13
0
8
3
12
3
15
0
10
3
15
3
20
0
12
图。 3
读周期1 - W＃ HIGH ， G＃ ，E ＃ LOW
t
AVAV
A
地址1
地址2
t
AVQV
t
AVQX
数据1
Q
8F8512C路CYC1
数据2
图。 4
读周期2 - W＃高
t
AVAV
A
t
AVQV
E#
t
ELQV
t
ELQX
G#
t
EHQZ
t
GLQV
t
GLQX
Q
8F8512C路CYC2
t
GHQZ
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2002年7月
修订版13A
4
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
交流特性读周期
参数
读周期时间
地址访问时间
芯片使能存取时间
芯片使能到输出低Z（ 1 ）
芯片禁用到输出高Z（ 1 ）
从地址变更输出保持
输出使能到输出有效
输出使能到输出低Z（ 1 ）
输出禁止到输出高Z（ 1 ）
注1 ：参数保证，但未经测试。
EDI8F8512C
符号
JEDEC
Alt键。
t
AVAV
t
RC
t
AVQV
t
ELQV
t
ELQX
t
EHQZ
t
AVQX
t
GLQV
t
GLQX
t
GHQZ
t
AA
t
ACS
t
CLZ
t
CHZ
t
OH
t
OE
t
OLZ
t
OHZ
55ns
民
最大
55
55
55
5
30
3
40
0
30
70ns
民
最大
70
70
70
5
30
3
40
0
30
85ns
民
最大
85
85
85
5
35
3
45
0
35
100ns
民
最大
100
100
100
5
40
3
50
0
40
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
交流特性写周期
写周期
参数
写周期时间
芯片使能写操作的结束
地址建立时间
地址有效到写结束
把脉冲宽度
写恢复时间
数据保持时间
写入输出高Z（ 1 ）
数据写入时间
输出写入结束活动（ 1 ）
注1 ：参数保证，但未经测试。
符号
JEDEC
t
AVAV
t
ELWH
t
ELEH
t
AVWL
t
AVEL
t
AVWH
t
AVEH
t
WLWH
t
WLEH
t
WHAX
t
EHAX
t
WHDX
t
EHDX
t
WLQZ
t
DVWH
t
DVEH
t
WHQX
Alt键。
t
WC
t
CW
t
CW
t
AS
t
AS
t
AW
t
AW
t
WP
t
WP
t
WR
tWR的
20ns
民
20
15
15
0
0
15
15
15
15
0
0
3
3
0
12
12
3
10
最大
民
25
20
20
0
0
20
20
20
20
0
0
3
3
0
15
15
3
25ns
最大
民
35
30
30
0
0
30
30
25
25
0
0
3
3
12
0
20
20
3
35ns
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
15
ns
ns
ns
ns
t
DH
t
DH
t
WHZ
t
DW
t
DW
t
WLZ
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2002年7月
修订版13A
5
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
QQ：2880707522 复制
