EDI8F32256C
256Kx32 SRAM模块
特点
256Kx32位CMOS静态
随机存取存储器
访问时间
的BiCMOS ： 10和为12ns
CMOS ：15， 20，25，和为35ns
??单个字节的选择
??完全静态的，并没有时钟
?? TTL兼容的I / O
符合JEDEC标准管脚引出线高密度封装
64引脚ZIP， 85号
64引线角度的SIMM ，第32号
64引脚SIMM ， 333号
64 ZIP低调，第188号
??常见的数据输入和输出
单+ 5V （ ± 10 ％ ）电源供电
256Kx32静态RAM
CMOS ，高速模块
该EDI8F32256C是一款高速8兆的静态RAM
模块由32位组织为256K字。这个模块是
从八256Kx4静态RAM，在SOJ封装构造
对环氧树脂层压板（ FR4 ）板。
四个芯片使（EO -E3 ）用于独立地使
的四个字节。读或写可以执行对
单个字节或多个字节，通过任意组合
正确使用选择的。
该EDI8F32256C提供64引脚ZIP / SIMM包
这使得8兆位的存储器被放置在更短的
比1.4平方英寸的电路板空间。
所有的输入和输出为TTL兼容，从操作
单5V电源。完全异步电路不需要
时钟或刷新操作，并提供了平等的机会
和周期时间的易用性。
该ZIP和SIMM模块包含两个引脚， PD1和PD2 ，
这是用来标识应用模块存储器密度
系统蒸发散其中交替的模块可以互换。
引脚配置和框图
PD1
DQ
DQ1
DQ2
DQ3
VCC
A7
A8
A9
DQ4
DQ5
DQ6
DQ7
W
A14
E
E2
A16
VSS
DQ16
DQ17
DQ18
DQ19
A10
A11
A12
A13
DQ20
DQ21
DQ22
DQ23
VSS
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
52
54
56
58
60
62
64
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
51
53
55
57
59
61
63
VSS
PD2
DQ8
DQ9
DQ10
DQ11
A
A1
A2
DQ12
DQ13
DQ14
DQ15
VSS
A15
E1
E3
A17
G
DQ24
DQ25
DQ26
DQ27
A3
A4
A5
VCC
A6
DQ28
DQ29
DQ30
DQ31
引脚名称
A-A17
E-E3
W,
G
DQ-DQ31
VCC
VSS
W
G
DQ-DQ3
4
地址输入
芯片使
写入启用
OUTPUT ENABLE
常见的数据输入/输出
电源（+ 5V± 10％）的
地
64针
PD1 - VSS
PD2 - VSS
4
DQ4-DQ7
E
4
DQ8-DQ11
4
DQ12-DQ15
E1
4
DQ16-DQ19
4
DQ20-DQ23
E2
4
DQ24-DQ27
4
DQ28-DQ31
E3
电子设计公司
一个研究驱动韦斯特伯鲁，马萨诸塞州01581USA 508-366-5151 传真508-836-4850
http://www.electronic-designs.com
1
EDI8F32256C启12 9/98 ECO ＃ 10816
绝对最大额定值*
任何引脚相对于VSS的电压
工作温度TA （环境）
商用。
产业
储存温度，塑料
功耗
输出电流。
-0.5V至7.0V
0 ° C至+ 70°C
-40 ° C至+ 85°C
-55 ° C至+ 125°C
8.0瓦
20毫安
建议的直流工作条件
参数
符号
电源电压
VCC
电源电压
VSS
输入高电压VIH
输入低电压VIL
民
4.5
0
2.2
-0.3
典型值最大值单位
5.0
5.5
V
0
0
V
- VCC + 0.3V V
--
0.8
V
*压力大于下"Absolute最大Ratings"可能会导致
永久损坏设备。这是一个额定值只和功能
该设备在这些或任何其他条件大于操作指示
本规范的业务部门是不是暗示。暴露在绝对
最大额定值条件下工作会影响其可靠性。
AC测试条件
输入脉冲电平
输入上升和下降时间
输入和输出时序水平
输出负载
（注：对于TEHQZ ， TGHQZ和TWLQZ ， CL = 5pF的）
VSS至3.0V
5ns
1.5V
1TTL ， CL = 30pF的
DC电气特性
参数
工作电源电流
待机（ TTL ）电源电流
全部备用电源电流
CMOS
输入漏电流
输出漏电流
输出高电压
输出低电压
*典型： TA = 25℃ ， VCC = 5.0V
符号
ICC1
ICC2
ICC3
ILI
国际劳工组织
VOH
VOL
条件
W， E = VIL ， II / O = 0毫安，闵周期
ê VIH ， VIN - VIL或VIN VIH
VCC - 0.2V
VIN VCC - 0.2V或VIN - 0.2V
VIN = 0V至VCC
V I / O = 0V至VCC
IOH = -4.0mA
IOL = 8.0毫安
民
最大
10-12
1360
480
80
最大
15ns
1280
240
80
最大
20
1440
200
40
最大单位
25-35纳秒
1280毫安
200毫安
40毫安
±80
±20
—
0.4
A
A
V
V
--
--
2.4
—
±80 ±80 ±80
±20 ±20 ±20
— — —
0.4 0.4 0.4
真值表
E
H
L
L
L
W
X
H
L
H
G
X
L
X
H
模式
待机
读
写
输出取消
产量
高Z
DOUT
DIN
高Z
动力
ICC3
ICC1
ICC1
ICC1
电容
（ F = 1.0MHz的， VIN = VCC或VSS ）
参数
地址线
数据线
芯片使能线
写控制线
符号
CI
CD / Q
CC
CN
最大
60
20
20
60
单位
pF
pF
pF
pF
这些参数进行采样，而不是100 ％测试。
EDI8F32256C
256Kx32 SRAM模块
2
EDI8F32256C启12 9/98 ECO ＃ 10816
EDI8F32256C
256Kx32 SRAM模块
交流特性读周期
参数
读周期时间
地址访问时间
芯片使能访问
芯片使能到输出低Z（ 1 ）
芯片禁用到输出高Z（ 1 ）
从地址变更输出保持
输出使能到输出有效
输出使能到输出低Z（ 1 ）
输出禁止到输出高Z（ 1 ）
注1 ：参数保证，但未经测试。
符号
JEDEC
Alt键。
tAVAV
TRC
tAVQV
TAA
TELQV TACS
TELQX TCLZ
TEHQZ TCHZ
TAVQX
TOH
TGLQV
TOE
TGLQX TOLZ
TGHQZ TOHZ
* BICMOS
10ns*
最小最大
10
10
10
3
5
3
5
0
4
12ns*
最小最大
12
12
12
3
6
3
5
0
4
15ns
最小最大
15
15
15
3
8
3
8
0
5
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
读周期1 - W高，G ，E LOW
tAVAV
A
地址1
tAVQV
Q
地址2
TAVQX
数据1
数据2
读周期2 - W高
tAVAV
A
tAVQV
E
TELQV
TELQX
G
TGLQV
TGLQX
Q
TGHQZ
TEHQZ
3
EDI8F32256C启12 9/98 ECO ＃ 10816
交流特性读周期
参数
读周期时间
地址访问时间
芯片使能访问
芯片使能到输出低Z（ 1 ）
芯片禁用到输出高Z（ 1 ）
从地址变更输出保持
输出使能到输出有效
输出使能到输出低Z（ 1 ）
输出禁止到输出高Z（ 1 ）
注1 ：参数保证，但未经测试。
符号
JEDEC
Alt键。
tAVAV
TRC
tAVQV
TAA
TELQV TACS
TELQX TCLZ
TEHQZ TCHZ
TAVQX
TOH
TGLQV
TOE
TGLQX TOLZ
TGHQZ TOHZ
20ns
最小最大
20
20
20
3
10
3
13
0
8
25ns
最小最大
25
25
25
3
12
3
15
0
10
35ns
最小最大
35
35
35
3
15
3
20
0
12
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
读周期1 - W高，G ，E LOW
tAVAV
A
地址1
tAVQV
Q
地址2
TAVQX
数据1
数据2
读周期2 - W高
g
tAVAV
A
tAVQV
E
TELQV
TELQX
G
TGLQV
TGLQX
Q
TGHQZ
TEHQZ
EDI8F32256C
256Kx32 SRAM模块
4
EDI8F32256C启12 9/98 ECO ＃ 10816
EDI8F32256C
256Kx32 SRAM模块
交流特性写周期
参数
写周期时间
芯片使能写操作的结束
地址建立时间
地址有效到写结束
把脉冲宽度
写恢复时间
数据保持时间
写入输出高Z（ 1 ）
数据写入时间
输出写入结束活动（ 1 ）
注1 ：参数保证，但未经测试。
符号
JEDEC
Alt键。
TAVAV TWC
TELWH TCW
TWLEH TCW
tAVWL
TAS
塔维尔
TAS
TAVWH TAW
TAVEH TAW
TWLWH TWP
tELEH
TWP
tWHAX ALE低TWR
TEHAX TWR
TWHDX TDH
tEHDX
TDH
TWLQZ TWHZ
TDVWH TDW
TDVEH TDW
TWHQX TWLZ
* BICMOS
10ns*
最小最大
10
7
7
0
0
7
7
7
7
0
0
3
3
0
5
5
5
3
12ns*
最小最大
12
8
8
0
0
8
8
8
8
0
0
3
3
0
6
6
6
3
15ns
最小最大
15
12
10
0
0
10
10
10
10
0
0
3
3
0
9
7
7
3
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
交流特性写周期
参数
写周期时间
芯片使能写操作的结束
地址建立时间
地址有效到写结束
把脉冲宽度
写恢复时间
数据保持时间
写入输出高Z（ 1 ）
数据写入时间
输出写入结束活动（ 1 ）
注1 ：参数保证，但未经测试。
符号
JEDEC
Alt键。
TAVAV TWC
TELWH TCW
TWLEH TCW
tAVWL
TAS
塔维尔
TAS
TAVWH TAW
TAVEH TAW
TWLWH TWP
tELEH
TWP
tWHAX ALE低TWR
TEHAX TWR
TWHDX TDH
tEHDX
TDH
TWLQZ TWHZ
TDVWH TDW
TDVEH TDW
TWHQX TWLZ
20ns
最小最大
20
15
15
0
0
15
15
15
15
0
0
3
3
0
10
12
12
3
25ns
民
25
20
20
0
0
20
20
20
20
0
0
3
3
0
15
15
3
最大
12
35ns
民
35
30
30
0
0
30
30
30
30
0
0
3
3
0
20
20
3
最大
15
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
5
EDI8F32256C启12 9/98 ECO ＃ 10816
QQ：2880707522 复制
