怀特电子设计
EDI8F32128C
128KX32静态RAM CMOS ，高速模块
特点
128Kx32位CMOS静态
随机存取存储器
访问次数： 15 ， 20 ，和为25ns
单个字节的选择
完全静态的，并没有时钟
TTL兼容的I / O
单+ 5V （ ± 10 ％ ）电源供电
JEDEC标准高密度封装
引脚配置
64引脚ZIP ， 85号
高度： 13.97 （ 0.550" ）
64引脚SIMM ， 333号
高度： 15.62 （ 0.615" ）
常见的数据输入和输出
描述
该EDI8F32128C是一种高速4Mb的静态RAM
模块由32位组织为128K字。这个模块是
从四个128Kx8静态RAM，在SOJ封装构造
对环氧树脂层压板（ FR4 ）板。
四个芯片使能（ E 0 ＃ - E3 ＃ ）用于独立地
使4个字节。读或写可以执行
对单个字节或多个字节的任意组合
通过正确使用选择的。
该EDI8F32128C提供64引脚ZIP / SIMM包
这使得存储器8兆比特被放置在
不到1.4平方英寸的电路板空间。
所有的输入和输出为TTL兼容的，并从运营
5V单电源。完全异步电路不需要
时钟或刷新操作，并提供了平等的机会
和周期时间的易用性。
该ZIP和SIMM模块包含两个引脚， PD1
和PD2 ，它被用来识别模块存储器
密度的应用中备用模块可
互换。
图。 1 - 引脚配置和框图
PD0
DQ0
DQ1
DQ2
DQ3
V
CC
A7
A8
A9
DQ4
DQ5
DQ6
DQ7
W#
A14
E0#
E2#
A16
V
SS
DQ16
DQ17
DQ18
DQ19
A10
A11
A12
A13
DQ20
DQ21
DQ22
DQ23
V
SS
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
52
54
56
58
60
62
64
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
51
53
55
57
59
61
63
V
SS
PD1
DQ8
DQ9
DQ10
DQ11
A0
A1
A2
DQ12
DQ13
DQ14
DQ15
V
SS
A15
E1#
E3#
NC
G#
DQ24
DQ25
DQ26
DQ27
A3
A4
A5
V
CC
A6
DQ28
DQ29
DQ30
DQ31
引脚名称
A-A16
E#-E3#
W#
G#
DQ-DQ31
V
CC
V
SS
地址输入
芯片使
写入启用
OUTPUT ENABLE
常见的数据输入/输出
电源（+ 5V± 10％）的
地
框图
A0 - A17
W#
G#
128Kx8
E0#
128Kx8
E1#
128Kx8
E2#
128Kx8
E3#
DQ24-31
DQ16-23
DQ8-15
DQ0-7
PD0 =打开
PD1 =打开
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2006年5月
第1版
1
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
绝对最大额定值*
任何引脚相对于V电压
SS
工作温T
A
（环境）
广告
产业
储存温度，塑料
功耗
输出电流
-0.5V至7.0V
0 ° C至+ 70°C
-40 ° C至+ 85°C
-55 ° C至+ 125°C
8.0瓦
20毫安
参数
电源电压
电源电压
输入高电压
输入低电压
符号
V
CC
V
SS
V
IH
V
IL
民
4.5
0
2.2
-0.3
EDI8F32128C
建议的直流工作条件
典型值
5.0
0
--
--
最大
5.5
0
V
CC
+0.3V
0.8
单位
V
V
V
V
*压力大于下"Absolute最大Ratings"上市
可能对器件造成永久性损坏。这是一个压力等级
该器件在这些或任何其他唯一和功能操作
条件比那些在业务部门所标明
本规范是不是暗示。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
AC测试条件
输入脉冲电平
输入上升和下降时间
输入和输出时序水平
输出负载
V
SS
至3.0V
5ns
1.5V
1TTL ， CL = 30pF的
（注：对于TEHQZ ， TGHQZ和TWLQZ ， CL = 5pF的）
DC电气特性
参数
工作电源电流
待机（ TTL ）电源电流
全部备用电源电流
CMOS
输入漏电流
输出漏电流
输出高电压
输出低电压
符号
I
CC1
I
CC2
I
CC3
I
LI
I
LO
V
OH
V
OL
条件
WE＃ = V
IL
， I / O = 0毫安，闵周期
＃ ≥ V
IH
, V
IN
≤ V
IL
或V
IN
≥V
IH
＃ ≥ V
CC
-0.2V
V
IN
≥ V
CC
-0.2V或V
IN
≤ 0.2V
V
IN
= 0V至V
CC
V I / O = 0V至V
CC
I
OH
= -4.0mA
I
OL
= 8.0毫安
民
—
—
—
—
—
2.4
—
最大
780
80
20
±10
±10
—
0.4
单位
mA
mA
mA
A
A
V
V
真值表
E#
H
L
L
L
W#
X
H
L
H
G#
X
L
X
H
模式
待机
读
写
输出取消
产量
高Z
DOUT
DIN
高Z
动力
I
CC3
I
CC1
I
CC1
I
CC1
电容
（ F = 1.0MH
Z
, V
IN
=V
CC
或V
SS
)
参数
地址线
数据线
芯片使能线
写控制线
符号
CI
CD / Q
CC
CN
最大
25
35
25
35
单位
pF
pF
pF
pF
这些参数进行采样，而不是100 ％测试。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2006年5月
第1版
2
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
交流特性读周期
参数
读周期时间
地址访问时间
芯片使能访问
芯片使能到输出低Z（ 1 ）
芯片禁用到输出高Z（ 1 ）
从地址变更输出保持
输出使能到输出有效
输出使能到输出低Z（ 1 ）
输出禁止到输出高Z（ 1 ）
注1 ：参数保证，但未经测试。
EDI8F32128C
符号
JEDEC
tAVAV
tAVQV
TELQV
TELQX
TEHQZ
TAVQX
TGLQV
TGLQX
TGHQZ
Alt键。
TRC
TAA
TACS
TCLZ
TCHZ
TOH
TOE
TOLZ
tOHZ
15ns
民
15
最大
15
15
3
8
3
8
0
5
0
3
3
民
20
20ns
最大
20
20
3
10
3
13
0
8
25ns
民
25
最大
25
25
12
15
10
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
图。 2读周期1 - W＃ HIGH ， G＃ ，E ＃ LOW
tAVAV
A
地址1
tAVQV
Q
地址2
TAVQX
数据1
数据2
图。 3读周期2 - W＃高
tAVAV
A
tAVQV
E#
TELQV
TELQX
G#
TGLQV
TGLQX
Q
TGHQZ
TEHQZ
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2006年5月
第1版
3
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
交流特性写周期
参数
写周期时间
芯片使能写操作的结束
地址建立时间
地址有效到写结束
把脉冲宽度
写恢复时间
数据保持时间
写入输出高Z（ 1 ）
数据写入时间
输出写入结束活动（ 1 ）
符号
JEDEC
tAVAV
TELWH
TWLEH
tAVWL
塔维尔
tAVWH
tAVEH
tWLWH
tELEH
tWHAX ALE低
tEHAX
tWHDX
tEHDX
TWLQZ
tDVWH
tDVEH
TWHQX
Alt键。
TWC
TCW
TCW
TAS
TAS
TAW
TAW
TWP
TWP
tWR的
tWR的
TDH
TDH
tWHZ
TDW
TDW
TWLZ
15ns
民
15
12
12
0
0
12
12
12
12
0
0
3
3
0
7
7
3
最大
20ns
民
20
15
15
0
0
15
15
15
15
0
0
3
3
0
8
8
3
最大
25ns
民
25
15
15
0
0
15
15
15
15
0
0
3
3
0
8
8
3
最大
EDI8F32128C
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
9
9
9
注1 ：参数保证，但未经测试。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2006年5月
第1版
4
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
图。 4写周期1 - W＃控
EDI8F32128C
tAVAV
A
E#
TELWH
tAVWH
tWLWH
W#
D
TWLQZ
Q
高Z
tAVWL
tDVWH
tWHDX
TWHQX
数据有效
tWHAX ALE低
图。 5写周期2 - ê ＃控制
tAVAV
A
塔维尔
E#
tAVEH
TWLEH
W#
tDVEH
D
Q
高Z
tEHDX
数据有效
tEHAX
tELEH
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2006年5月
第1版
5
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
QQ：2880707522 复制
