怀特电子设计
EDI2AG272128V-D1
高级*
2兆字节同步/同步突发，小外形DIMM
特点
2x128Kx72同步，同步突发
流通结构
线性突发模式
时钟控制注册的银行启用（ E1 ＃ ， E2 ＃ ）
时钟控制字节写模式使能（ BWE ＃ ）
时钟控制字节写使能
（ BW 1 ＃ - BW8 ＃ ）
时钟控制注册地址
时钟控制的注册全局写（ GW ＃ ）
Aysnchronous输出使能（G ＃ ）
内部自定时写
黄金无铅封装
3.3V ± 10 ％工作
访问速度（多个） ： TKHQV = 8.5 ，9，10 ，为12ns
通用数据的I / O
高电容（ 30pF的）驱动器，额定访问速度
单总阵列时钟
多Vcc和GND
该EDI2AG272128VxxD1是一个同步/同步
突发SRAM ， 72位DIMM （ 144触点）模块，
组织为2x128Kx72 。该模块CON tains 4
（ 4 ）同步突发RAM器件，封装在
行业标准的JEDEC 14mmx20mm TQFP放在
一个多层FR4基板。该模块架构
德网络定义为一个同步/同步突发的流通，与支持
线性爆裂。该模块提供高性能，
2-1-1-1访问在连拍模式下使用，并作为当
一个同步Only模式，提供了一种高性能的
耗资超过BiCMOS工艺aysnchronous设备优势
架构。
同步操作只有通过打包进行
ADSC ＃低，和ADSP ＃ / ADV ＃高，这为
超快会访问读取模式，同时为
内部自定时早期写道。
同步/同步突发操作有关
向外部提供时钟，注册地址，
注册全局写，注册启用，以及
异步输出使能。该模块已
德网络定义具有完全的灵活性，它允许独立控制
每一个8个字节，以及在这两个四词
读取和写入操作。
*本产品正在开发中，是不是对外贸易资质网络编辑或特点，并须
更改或取消，恕不另行通知。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
1999年7月
1
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
引脚配置
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
功能
V
SS
V
SS
A0
俄罗斯足协
A16
A1
A2
A15
A14
A3
A4
A13
A12
A5
A6
A11
A10
A7
A8
A9
V
CC
V
CC
G#
俄罗斯足协
GW ＃
ADV ＃
ADSP ＃
ADSC ＃
E1#
CK
E2#
BWE ＃
BW1#
DQP0
V
CC
V
CC
针
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
功能
DQ0
DQ7
DQ1
DQ6
DQ2
DQ5
DQ3
DQ4
V
SS
V
SS
BW2#
DQP1
V
CC
V
CC
DQ8
DQ15
DQ9
DQ14
DQ10
DQ13
DQ11
DQ12
V
SS
V
SS
BW3#
DQP2
V
CC
V
CC
DQ16
DQ23
DQ17
DQ22
DQ18
DQ21
DQ19
DQ20
针
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
功能
V
SS
V
SS
BW4#
DQP3
V
CC
V
CC
DQ24
DQ31
DQ25
DQ30
DQ26
DQ29
DQ27
DQ28
V
SS
V
SS
BW5#
DQP4
V
CC
V
CC
DQ32
DQ39
DQ33
DQ38
DQ34
DQ37
DQ35
DQ36
V
SS
V
SS
BW6#
DQP5
V
CC
V
CC
DQ40
DQ47
针
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
功能
DQ41
DQ46
DQ42
DQ45
DQ43
DQ44
V
SS
V
SS
BW7#
DQP6
V
CC
V
CC
DQ48
DQ55
DQ49
DQ54
DQ50
DQ53
DQ51
DQ52
V
SS
V
SS
BW8#
DQP7
V
CC
V
CC
DQ56
DQ63
DQ57
DQ62
DQ58
DQ61
DQ59
DQ60
V
SS
V
SS
EDI2AG272128V-D1
先进
引脚名称
DQ0-DQ63
DQP0-DQP7
A0-A16
E1#, E2#
BWE ＃
BW1#-BW8#
CK
GW ＃
G#
V
CC
V
SS
输入/输出总线
奇偶校验位
地址总线
银行同步启用
字节写模式使
字节写使能
阵列时钟
全球同步发表
启用
异步输出
启用
3.3V电源
GND
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
1999年7月
2
怀特电子设计公司 （ 602 ） 437-1520 www.whiteedc.com
怀特电子设计
功能框图
A
0-16
ADSC ＃
ADSP ＃
ADV ＃
BWE ＃
CK
G#
GW ＃
EDI2AG272128V-D1
先进
E
1
#
BW
1-4
#
ADSC ＃
ADSP ＃
ADV ＃
BWE ＃
CK
G#
GW ＃
E#
BW ＃
DQ
DQ
0-31
DQP
0-3
U1
E
2
#
ADSC ＃
ADSP ＃
ADV ＃
BWE ＃
CK
G#
GW ＃
E#
BW ＃
DQ
DQ
0-31
DQP
0-3
U2
BW
5-8
#
ADSC ＃
ADSP ＃
ADV ＃
BWE ＃
CK
G#
GW ＃
E#
BW ＃
DQ
DQ
32-63
DQP
4-7
U3
ADSC ＃
ADSP ＃
ADV ＃
BWE ＃
CK
G#
GW ＃
E#
BW ＃
DQ
DQ
32-63
DQP
4-7
U4
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
1999年7月
3
怀特电子设计公司 （ 602 ） 437-1520 www.whiteedc.com
怀特电子设计
引脚说明
DIMM
引脚
符号
A0-A16
TYPE
输入
同步
输入
同步
描述
EDI2AG272128V-D1
先进
3, 6, 7, 10, 11, 14
15, 18, 19, 20, 17
16, 13, 12, 9, 8, 5
33, 47, 61, 75,
89, 103, 117, 131
地址：这些输入注册，必须满足建立和保持时间
围绕CK的上升沿。突发计数器产生内部地址
爆在与A0和A1 ，相关的等待周期。
写字节：写字节写为低表示写周期和高表示读周期。
BW0 ＃控制DQ0-7和DQP0 ， BW1 ＃控制DQ8-15和DQP1 。 BW2 ＃
控制DQ16-23和DQP2 。 BW3 ＃控制DQ24-31和DQP3 。
BW4 ＃控制DQ32-39和DQP4 。 BW5 ＃控制DQ40-47和DQP5 。
BW6 ＃控制DQ48-55和DQP6 。 BW7 ＃控制DQ56-64和DQP7 。
写使能：此低电平输入门字节写操作，必须满足
围绕CK的上升沿的建立和保持时间。
全局写：此低电平输入允许一个完整的72位写发生
独立的BWE ＃和BWX ＃线的，并且必须满足建立和保持时间
围绕CK的上升沿。
时钟：此信号寄存器中的地址，数据，芯片使能，写控制和
在其上升沿突发控制输入。所有同步输入必须满足建立和
持有全天候的上升沿时间。
银行启用：这些低电平输入用来使每一个人银行
并且闸ADSP ＃ 。
输出使能：此低电平有效的异步输入使能数据输出
驱动程序。
地址状态处理器：该低电平输入，用于控制所述内部
突发计数器。在这个引脚上产生等待周期（无地址前进）
地址状态处理器：此低电平输入，以及EL ＃和＃ EH幸福
低时，会导致一个新的外部地址进行注册和一个读周期开始
使用新的地址。
地址状态控制器：此低电平输入导致被取消选择的设备
或选定连同新的外部地址进行注册。
一个读或写周期，这取决于写入控制输入启动。
数据输入/输出：第一个字节是DQ0-7 ，第二个字节是DQ8-15 ，第三个字节是
DQ16-23 ，第四个字节为DQ24-31 ，网络FTH字节是DQ32-39 ，第六个字节是
DQ40-47 ，第七个字节是DQ48-55和八个字节是DQ56-64 。
奇偶校验输入/输出： DQP0是奇偶校验位DQ0-7 。 DQP1是奇偶校验位DQ8-15 。
DQP2是奇偶校验位DQ16-23 。 DQP3是奇偶校验位DQ24-31 。 DQP4 ＃是平价
位DQ32-39 。 DQP5是奇偶校验位DQ40-47 。 DQP6 ＃是奇偶校验位DQ48-55 。
DQP7是奇偶校验位DQ56-64和DQP7 。为了使用该设备CON组fi gured作为
一个奇偶校验位的奇偶校验位的128K ×64 ，奇偶校验位需要通过一个10K绑到Vss
欧姆的电阻。
核心供电： + 3.3V -5 ％ / + 10 ％
地
＃ BW1 ， BW2 ＃ ，
BW3 ＃ ， BW4 ＃ ，
BW5 ＃ ， BW6 ＃ ，
BW7 ＃ ， BW8 ＃
BWE ＃
GW ＃
32
25
输入
同步
输入
同步
输入
同步
输入
同步
输入
输入
同步
输入
同步
输入
同步
输入/输出
30
CK
29, 31
23
26
27
E1#, E2#
G#
ADV ＃
ADSP ＃
28
ADSC ＃
各个
DQ0-63
34, 48, 62,
76, 90, 104,
118, 132
DQP0-7
输入/输出
各个
各个
VCC
VSS
供应
地
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
1999年7月
4
怀特电子设计公司 （ 602 ） 437-1520 www.whiteedc.com
怀特电子设计
同步突发 - 真值表
手术
取消循环，关机;银行1
取消循环，关机;银行2
读周期，开始突发;银行1
读周期，开始突发;银行1
读周期，开始突发;银行2
读周期，开始突发;银行2
写周期，开始突发;银行1
写周期，开始突发;银行2
读周期，开始突发;银行1
读周期，开始突发;银行1
读周期，开始突发;银行2
读周期，开始突发;银行2
读周期，继续突发;银行1
读周期，继续突发;银行1
读周期，继续突发;银行2
读周期，继续突发;银行2
读周期，继续突发;银行1
读周期，继续突发;银行1
读周期，继续突发;银行2
读周期，继续突发;银行2
写周期，继续突发;银行1
写周期，继续突发;银行1
写周期，继续突发;银行2
写周期，继续突发;银行2
读周期，暂停突发;银行1
读周期，暂停突发;银行1
读周期，暂停突发;银行2
读周期，暂停突发;银行2
读周期，暂停突发;银行1
读周期，暂停突发;银行1
读周期，暂停突发;银行2
读周期，暂停突发;银行2
写周期，暂停突发;银行1
写周期，暂停突发;银行1
写周期，暂停突发;银行2
写周期，暂停突发;银行2
E1#
H
X
L
L
H
H
L
H
L
L
H
H
X
X
H
H
H
H
H
H
X
H
H
H
X
X
H
H
H
H
H
H
X
H
H
H
E2#
X
H
H
H
L
L
H
L
H
H
L
L
H
H
X
X
H
H
H
H
H
H
X
H
H
H
X
X
H
H
H
H
H
H
X
H
ADSP ＃
X
X
L
L
L
L
H
H
H
H
H
H
X
X
X
X
X
X
X
X
H
X
H
X
H
H
H
H
X
X
X
X
H
X
H
X
ADSC ＃
L
L
X
X
X
X
L
L
L
L
L
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
ADV ＃
X
X
X
X
X
X
X
X
X
X
X
X
L
L
L
L
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
H
H
H
H
GW ＃
X
X
X
X
X
X
L
L
H
H
H
H
H
H
H
H
H
H
H
H
L
L
L
L
H
H
H
H
H
H
H
H
L
L
L
L
EDI2AG272128V-D1
先进
G#
X
X
L
H
L
H
X
X
L
H
L
H
L
H
L
H
L
H
L
H
X
X
X
X
L
H
L
H
L
H
L
H
X
X
X
X
CK
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
DQ
高-Z
高-Z
Q
高-Z
Q
高-Z
D
D
Q
高-Z
Q
高-Z
Q
高-Z
Q
高-Z
Q
高-Z
Q
高-Z
D
D
D
D
Q
高-Z
Q
高-Z
Q
高-Z
Q
高-Z
D
D
D
D
地址。二手
无
无
外
外
外
外
外
外
外
外
外
外
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
当前
当前
当前
当前
当前
当前
当前
当前
当前
当前
当前
当前
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
1999年7月
5
怀特电子设计公司 （ 602 ） 437-1520 www.whiteedc.com
QQ：2881677436 复制
