数据表
128M比特DDR SDRAM
EDD1232ABBH ( 4M字
×
32位)
特定网络阳离子
密度: 128M位
组织
100万字
×
32位
×
4银行
包装: 144球FBGA
无铅(符合RoHS)
电源: VDD , VDDQ
=
2.5V
±
0.125V
数据传输速率: 400Mbps的(最大)
四大银行内部的并发操作
接口: SSTL_2
脉冲串长度(BL) : 2,4, 8
突发类型(BT) :
顺序( 2,4, 8)
交织( 2,4, 8)
/ CAS延迟( CL ) : 3
预充电:对于每个突发自动预充电操作
ACCESS
驱动器强度:弱/匹配
刷新:自动刷新,自刷新
特点
×32
组织
双倍数据速率体系结构;两种数据传输每
时钟周期
高速数据传输是通过2位来实现
预取流水线结构
双向数据选通( DQS)被发送
/接收的数据,并在接收捕获数据
数据的输入,输出和DM与同步
的DQ
DQS是边沿对齐的数据进行读操作;中央重点
与写入的数据一致
差分时钟输入( CK和/ CK )
DLL对齐DQ和DQS转换与CK
TRANSITIONS
命令中输入的每个正CK边缘;数据
和数据掩码参考DQS的两个边缘
数据掩码(DM)写入数据
刷新周期: 4096次/ 32ms的
平均更新周期: 7.8μs
工作环境温度范围
TA = 0°C至+ 70°C
一号文件E0874E40 (版本4.0 )
发布日期2007年4月(K )日本
日本印刷
网址: http://www.elpida.com
Elpida
内存方面,公司2006-2007年
EDD1232ABBH
订购信息
产品型号
EDD1232ABBH-5C-E
面膜
VERSION
B
组织
(字
×
位)
4M
×
32
国内
银行
4
数据速率
Mbps的(最大)
400
JEDEC速度斌
( CL - tRCDRD -TRP )
DDR400C ( 3-4-4 )
包
144球FBGA
产品型号
E D D 12 32 A B BH - 5C - é
尔必达内存
TYPE
D:单片器件
产品系列
D: DDR SDRAM
密度/银行
12 : 128M / 4银行
组织
32: x32
电源,接口
答: 2.5V , SSTL_2
牧师死亡
包
BH : FBGA
速度
5C : DDR400C ( 3-4-4 )
环境法规
E:无铅
(符合RoHS )
数据表E0874E40 (版本4.0 )
2
EDD1232ABBH
目录
Specifications.................................................................................................................................................1
Features.........................................................................................................................................................1
订购Information......................................................................................................................................2
产品型号..................................................................................................................................................2
引脚配置.........................................................................................................................................3
电动Specifications.................................................................................................................................5
框图.............................................................................................................................................11
针Function.................................................................................................................................................12
命令操作...................................................................................................................................14
简化的状态图.............................................................................................................................21
在DDR SDRAM中运行....................................................................................................................22
定时Waveforms.......................................................................................................................................42
包装图........................................................................................................................................48
推荐焊接Conditions..........................................................................................................49
数据表E0874E40 (版本4.0 )
4
EDD1232ABBH
电气规格
所有电压参考VSS ( GND) 。
上电后,等待超过200微秒,然后,在序列和CBR (自动)执行开机前更新
实现器件正常工作。
绝对最大额定值
参数
任何引脚相对于VSS的电压
电源电压相对于Vss
短路输出电流
功耗
工作环境温度
储存温度
符号
VT
VDD
IOS
PD
TA
TSTG
等级
-1.0到+3.6
-1.0到+3.6
50
1.0
0至+70
-55到+125
单位
V
V
mA
W
°C
°C
记
小心
该设备暴露在压力超过上述绝对最大额定值可能会导致
永久性损坏。该装置并不意味着超出限制的条件下操作
在本说明书中的操作部分中描述。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
建议的直流工作条件( TA = 0 + 70 ° C)
参数
电源电压
符号
VDD ,
VDDQ
VSS ,
VSSQ
VREF
VTT
VIH (DC)的
VIL (DC)的
VIN (DC)的
VIX ( DC )
VID (DC)的
分钟。
2.375
0
0.49
×
VDDQ
VREF - 0.04
VREF + 0.15
–0.3
–0.3
0.5
×
VDDQ
0.2V
0.36
典型值。
2.5
0
0.50
×
VDDQ
VREF
—
—
—
0.5
×
VDDQ
—
马克斯。
2.625
0
0.51
×
VDDQ
VREF + 0.04
VDDQ + 0.3
VREF - 0.15
VDDQ + 0.3
单位
V
V
V
V
V
V
V
2
3
4
笔记
1
输入参考电压
终止电压
输入高电压
输入低电压
输入电压电平,
CK和/ CK投入
输入差分交叉点
电压,CK和/ CK的输入端
输入差分电压,
CK和/ CK投入
0.5
×
VDDQ + 0.2V V
VDDQ + 0.6
V
5, 6
注:1 。
2.
3.
4.
5.
6.
VDDQ必须小于或等于VDD。
VIH被允许超过VDD上升到3.6V的时间短于或等于5ns的。
VIL允许外展低于VSS下降到-1.0V的期间短于或等于5ns的。
VIN ( DC )指定一个允许直流执行每个差分输入。
VID (直流)指定需要用于切换输入的差分电压。
VIH ( CK )分以上假设VREF + 0.18V , VIL ( CK )下的最大VREF假设 - 0.18V
如果测量。
数据表E0874E40 (版本4.0 )
5