数据表

128M比特DDR SDRAM

EDD1216AATA - 5 （ 8M字

×

16位， DDR 400 ）

描述

该EDD1216AATA是128M位双数据速率

（ DDR ） SDRAM组织为2097154字

×

16位

×

4银行。读取和写入操作在执行

在CK的交叉点和/ CK 。这个高

高速数据传输是通过2位来实现prefetch-

流水线结构。数据选通（ DQS ）既为

读取和写入可用于高速和可靠

数据总线设计。通过设置扩展模式寄存器，

芯片上的延迟锁定环（DLL），可以设置

启用或禁用。它封装在66引脚塑料

TSOP （II）中。

销刀豆网络gurations

/ xxx表示低电平有效的信号。

66引脚塑料TSOP （ II ）

VDD

DQ0

VDDQ

DQ1

DQ2

VSSQ

DQ3

DQ4

VDDQ

DQ5

DQ6

VSSQ

DQ7

NC

VDDQ

LDQS

NC

VDD

NC

LDM

/ WE

/ CAS

/ RAS

/ CS

NC

BA0

BA1

A10(AP)

A0

A1

A2

A3

VDD

特点

电源： VDD ， VDDQ = 2.6V

±

0.1V

数据传输速率： 400Mbps的（最大）

双倍数据速率的架构;两种数据传输每

时钟周期

双向的，数据选通（DQS ）被发送

/接收的数据，在捕获数据中使用

接收器

数据的输入，输出和DM与同步

的DQ

4个内部银行的并发操作

DQS是边沿与读取数据对齐的;中心

与写入的数据一致

差分时钟输入（ CK和/ CK ）

DLL对齐DQ和DQS转换与CK

TRANSITIONS

命令中输入的每个正CK边缘;数据

和数据掩码参考DQS的两个边缘

数据掩码（DM）写入数据

自动预充电选项为每个突发访问

SSTL_2兼容的I / O

可编程的脉冲串长度（BL） ： 2，4， 8

可编程/ CAS延迟（ CL ） ： 3

可编程输出驱动强度：正常/弱

刷新周期： 4096刷新周期/ 64ms的

值为15.6μs最大平均周期刷新间隔

刷新2变化

自动刷新

自刷新

TSOP （ II ）封装，无铅焊料（锡铋）

符合RoHS

一号文件E0443E40 （版本4.0 ）

发布日期2005年10月（K ）日本

日本印刷

网址： http://www.elpida.com

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

（ TOP VIEW ）

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

50

49

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

VSS

DQ15

VSSQ

DQ14

DQ13

VDDQ

DQ12

DQ11

VSSQ

DQ10

DQ9

VDDQ

DQ8

NC

VSSQ

UDQS

NC

VREF

VSS

UDM

/ CK

CK

CKE

NC

NC

A11

A9

A8

A7

A6

A5

A4

VSS

A0到A11

BA0 ， BA1

DQ0到DQ15

UDQS / LDQS

/ CS

/ RAS

/ CAS

/ WE

UDM / LDM

CK

/ CK

CKE

VREF

VDD

VSS

VDDQ

VSSQ

NC

地址输入

银行选择地址

数据输入/输出

输入和输出数据选通

芯片选择

行地址选通命令

列地址选通命令

写使能

输入掩码

时钟输入

差分时钟输入

时钟使能

输入参考电压

电源内部电路

地上的内部电路

电源电路DQ

地面DQ电路

无连接

Elpida

内存方面，公司2003-2005年

EDD1216AATA-5

订购信息

产品型号

EDD1216AATA-5B-E

EDD1216AATA-5C-E

面膜

VERSION

A

组织

（字

×

位）

8M

×

16

国内

银行

4

数据速率

Mbps的（最大）

400

JEDEC速度斌

（ CL - tRCD的-TRP ）

DDR400B （ 3-3-3 ）

DDR400C （ 3-4-4 ）

包

66引脚塑料

TSOP （II）的

产品型号

E D D 12 16 A A TA - 5B - é

尔必达内存

TYPE

D：单片器件

产品系列

D： DDR SDRAM

环境法规

E：无铅

密度/银行

12 ： 128M / 4银行

组织

16: x16

电源，接口

答： 2.5V ， SSTL_2

牧师死亡

包

TA ： TSOP （ II ）

速度

5B ： DDR400B （ 3-3-3 ）

5C ： DDR400C （ 3-4-4 ）

数据表E0443E40 （版本4.0 ）

2

EDD1216AATA-5

目录

Description.....................................................................................................................................................1

Features.........................................................................................................................................................1

引脚配置.........................................................................................................................................1

订购Information......................................................................................................................................2

产品型号..................................................................................................................................................2

电动Specifications.................................................................................................................................4

框图.............................................................................................................................................10

针Function.................................................................................................................................................11

命令操作...................................................................................................................................13

简化的状态图.............................................................................................................................20

在DDR SDRAM中运行....................................................................................................................21

定时Waveforms.......................................................................................................................................39

包装图........................................................................................................................................45

推荐焊接Conditions..........................................................................................................46

数据表E0443E40 （版本4.0 ）

3

EDD1216AATA-5

电气规格

所有电压参考VSS （ GND） 。

上电后，等待超过200微秒，然后，在序列和CBR （自动）执行开机前更新

实现器件正常工作。

绝对最大额定值

参数

任何引脚相对于VSS的电压

电源电压相对于Vss

短路输出电流

功耗

工作环境温度

储存温度

符号

VT

VDD

IOS

PD

TA

TSTG

等级

-1.0到+3.6

-1.0到+3.6

50

1.0

0至+70

-55到+125

单位

V

V

mA

W

°C

°C

记

小心

该设备暴露在压力超过上述绝对最大额定值可能会导致

永久性损坏。该装置并不意味着超出限制的条件下操作

在本说明书中的操作部分中描述。暴露在绝对最大额定值

长时间条件下可能影响器件的可靠性。

推荐工作条件（ TA = 0 ° C至+ 70 ° C）

参数

电源电压

符号

VDD ，

VDDQ

VSS ，

VSSQ

VREF

VTT

VIH （DC）的

VIL （DC）的

VIN （DC）的

VIX （ DC ）

VID （DC）的

分钟。

2.5

0

0.49

×

VDDQ

VREF - 0.04

VREF + 0.15

–0.3

–0.3

0.5

×

VDDQ

0.2V

0.36

典型值。

2.6

0

0.50

×

VDDQ

VREF

—

—

—

0.5

×

VDDQ

—

马克斯。

2.7

0

0.51

×

VDDQ

VREF + 0.04

VDDQ + 0.3

VREF - 0.15

VDDQ + 0.3

单位

V

V

V

V

V

V

V

2

3

4

笔记

1

输入参考电压

终止电压

输入高电压

输入低电压

输入电压电平，

CK和/ CK投入

输入差分交叉点

电压，CK和/ CK的输入端

输入差分电压，

CK和/ CK投入

0.5

×

VDDQ + 0.2V V

VDDQ + 0.6

V

5, 6

注：1 。

2.

3.

4.

5.

6.

VDDQ必须小于或等于VDD。

VIH被允许超过VDD上升到3.6V的时间短于或等于5ns的。

VIL允许外展低于VSS下降到-1.0V的期间短于或等于5ns的。

VIN （ DC ）指定一个允许直流执行每个差分输入。

VID （直流）指定需要用于切换输入的差分电压。

VIH （ CK ）分以上假设VREF + 0.18V ， VIL （ CK ）下的最大VREF假设 - 0.18V ，如果测量。

数据表E0443E40 （版本4.0 ）

4

EDD1216AATA-5

直流特性1 （ TA = 0 ° C至+ 70 ° C， VDD ， VDDQ = 2.6V ± 0.1V ， VSS ， VSSQ = 0V）

参数

工作电流（ ACT - PRE ）

工作电流

（ ACT - READ - PRE ）

闲置功耗降低待机

当前

浮动空闲待机电流

安静的空闲待机电流

主动关闭电源待机

当前

主动待机电流

工作电流

（突发读取操作）

工作电流

（突发写操作）

自动刷新当前

自刷新电流

工作电流

（ 4银行交织）

符号

IDD0

IDD1

IDD2P

IDD2F

IDD2Q

IDD3P

IDD3N

IDD4R

IDD4W

IDD5

IDD6

IDD7A

GRADE

马克斯。

110

140

3

35

30

20

55

205

205

200

3

350

单位

mA

mA

mA

mA

mA

mA

mA

mA

mA

mA

mA

mA

测试条件

CKE

≥

VIH ，

的tRC =的tRC （分钟）

CKE

≥

VIH ，BL = 4，

CL = 3，

的tRC =的tRC （分钟）

CKE

≤

VIL

CKE

≥

VIH ， / CS

≥

VIH

DQ ， DQS ， DM = VREF

CKE

≥

VIH ， / CS

≥

VIH

DQ ， DQS ， DM = VREF

CKE

≤

VIL

CKE

≥

VIH ， / CS

≥

VIH

tRAS的= tRAS的（最大）

CKE

≥

VIH ，BL = 2，

CL = 3

CKE

≥

VIH ，BL = 2，

CL = 3

tRFC = tRFC （分钟） ，

输入

≤

VIL或

≥

VIH

输入

≥

VDD - 0.2 V

输入

≤

0.2 V

BL = 4

笔记

1, 2, 9

1, 2, 5

4

4, 5

4, 10

3

3, 5, 6

1, 2, 5, 6

1, 2, 5, 6

1, 5, 6, 7

注：1.这些IDD数据条件下， DQ引脚没有连接下测得的。

2.一家银行的操作。

3.一家银行主动。

4.所有的银行闲置。

5.命令/地址转换一次每一个时钟周期。

6. DQ ， DM和DQS过渡两次每一个时钟周期。

7.4银行主动。只有一个银行的的tRC = tRC的运行（分钟）

8.在该表上的IDD数据测量关于TCK = TCK （分钟）的总称。

9.命令/地址转换一次，每两个时钟周期。

10.命令/地址稳定在

≥

VIH或

≤

VIL 。

直流特性2 （ TA = 0 ° C至+ 70 ° C， VDD ， VDDQ = 2.6V ± 0.1V ， VSS ， VSSQ = 0V）

参数

输入漏电流

输出漏电流

输出高电流

输出低电流

符号

ILI

国际劳工组织

IOH

IOL

分钟。

–2

–5

–15.2

15.2

马克斯。

2

5

—

—

单位

A

A

mA

mA

测试条件

VDD

≥

VIN

≥

VSS

VDDQ

≥

VOUT

≥

VSS

VOUT = 1.95V

VOUT = 0.35V

记

数据表E0443E40 （版本4.0 ）

5