数据表
128MB直接Rambus DRAM RIMM模块
EBR12UC8ABFD （ 64M字
×
16比特）
描述
直接Rambus公司的RIMM模块是通用的
适合高性能内存模块子系统
对于在范围广泛的应用，包括使用
计算机存储器，个人计算机，工作站，
和其它应用中的高带宽和低
等待时间是必需的。
该EBR12UC8ABFD由4片288M的
直接Rambus DRAM （直接RDRAM ）设备。
这些是非常高速的CMOS的DRAM
由18位组织为16M的话。利用
RAMBUS信号级（ RSL ）的技术许可
同时采用的1066MHz或800MHz的传输速率
传统的系统和电路板设计技术。
直接RDRAM的结构使
最大持续带宽为多，同时，
随机寻址的存储器事务。
独立的控制和数据总线与独立
行和列控收益率超过95 ％，公交车的效率。
直接RDRAM设备的32组支持高达
每个设备四个同步交易。
特点
128MB RDRAM直接存储和128银行总
在模块
高速的1066MHz / 800MHz的直接RDRAM
器件
184边缘连接器垫1mm厚的焊盘间距
模块的PCB尺寸： 133.35毫米
×
34.925mm
×
1.27mm
镀金边缘连接器触点垫
串行存在检测（ SPD ）的支持
从一个2.5V电源供电
低功耗和掉电自刷新模式
单独的行和列客车更高
效率
RDRAM
器件采用芯片级封装（ CSP ）
FBGA封装
EO
一号文件E0319E21 （版本2.1 ）
发布日期2006年3月（K ）日本
网址： http://www.elpida.com
L
本产品成为了EOL于2004年4月。
Elpida
内存方面，公司2002-2006年
od
Pr
uc
t
EBR12UC8ABFD
模块连接器垫说明
信号
模块
接口垫
A1, A3, A5, A7, A9, A11,
A13, A15, A17, A19, A21,
A23, A25, A27, A29, A31,
A33, A39, A52, A60, A62,
A64, A66, A68, A70, A72,
A74, A76, A78, A80, A82,
A84, A86, A88, A90, A92,
B1, B3, B5, B7, B9, B11,
B13, B15, B17, B19, B21,
B23, B25, B27, B29, B31,
B33, B39, B52, B60, B62,
B64, B66, B68, B70, B72,
B74, B76, B78, B80, B82,
B84, B86, B88, B90, B92
B10
B12
I / O
TYPE
描述
GND
—
—
对RDRAM的核心和接口的参考地。 72
PCB连接器垫。
EO
LCFM
LCFMN
LCMD
B34
LCOL4..LCOL0
LCTM
LCTMN
LDQA8..LDQA0
LDQB8..LDQB0
LROW2..LROW0
LSCK
A14
A12
A34
NC
RCFM
RCFMN
RCMD
RCOL4..RCOL0
RCTM
RCTMN
RDQA8..RDQA0
RDQB8..RDQB0
B83
B81
B59
A79
A81
数据表E0319E21 （版本2.1 ）
I
I
I
I
I
I
RSL
RSL
Vcmos
RSL
RSL
RSL
RSL
RSL
A20 ， B20 ， A22 ， B22 ， A24
A2，B2， A4，B4 ，A6， B6 ，A8，
I / O
B8 ， A10
B32 ， A32 ， B30 ， A30 ， B28 ，
I / O
A28 ， B26 ， A26 ， B24
B16 ， A18 ， B18
I
RSL
I
Vcmos
时钟的主。接口时钟用于接收
从通道RSL信号。正极性。
时钟的主。接口时钟用于接收
从通道RSL信号。负极性。
serial命令用来读取和写入
控制寄存器。也可用于电源管理。
列巴。含有控制和地址的5位总线
信息栏访问。
时钟掌握。接口时钟用于发送
RSL信号通道。正极性。
时钟掌握。接口时钟用于发送
RSL信号通道。负极性。
数据总线答： 9位总线背着一个字节的读或写
通道和RDRAM之间的数据。
数据总线B. 9位总线背着一个字节的读或写
通道和RDRAM之间的数据。
行总线。含有控制和地址3位总线
信息行的访问。
串行时钟输入。时钟源用于读取和
写入RDRAM的控制寄存器。
这些焊盘是不连接。这24连接器
垫是为将来使用而保留的。
RROW2..RROW0 B77 ， A75 ， B75
L
A73 ， B73 ， A71 ， B71 ， A69
A16 ， B14 ， A38 ， B38 ， A40 ，
B40 ， A77 ， B79 ， A43 ， B43 ，
A44 ， B44 ， A45 ， B45 ， A46 ，
B46 ， A47 ， B47 ， A48 ， B48 ，
A49 ， B49 ， A50 ， B50
A91 ， B91 ， A89 ， B89 ， A87 ，
B87 ， A85 ， B85 ， A83
B61 ， A61 ， B63 ， A63 ， B65 ，
A65 ， B67 ， A67 ， B69
od
Pr
—
—
I
I
RSL
RSL
I
Vcmos
RSL
RSL
RSL
RSL
RSL
RSL
I
I
I
I / O
I / O
I
时钟的主。接口时钟用于接收
从通道RSL信号。正极性。
时钟的主。接口时钟用于接收
从通道RSL信号。负极性。
使用串行指令输入读取和写入
该控制寄存器。也可用于电源
管理。
列巴。含有控制和地址的5位总线
信息栏访问。
时钟掌握。接口时钟用于发送
RSL信号通道。正极性。
时钟掌握。接口时钟用于发送
RSL信号通道。负极性。
数据总线答： 9位总线背着一个字节的读或写
通道和RDRAM之间的数据。
数据总线B. 9位总线背着一个字节的读或写
通道和RDRAM之间的数据。
行总线。含有控制和地址3位总线
信息行的访问。
uc
t
4
EBR12UC8ABFD
信号
RSCK
SA0
SA1
SA2
SCL
SDA
罪
模块
接口垫
A59
B53
B55
B57
A53
A55
B36
I / O
I
I
I
I
I
I / O
I / O
TYPE
Vcmos
SVDD
SVDD
SVDD
SVDD
SVDD
Vcmos
描述
串行时钟输入。时钟源用于读取和
写入RDRAM的控制寄存器。
串行存在检测地址0 。
串行存在检测地址1 。
串行存在检测报告2 。
串行存在检测时钟。
串行存在检测数据（集电极开路I / O） 。
串行I / O的读取和写入控制
寄存器。重视对第一RDRAM的SIO0
模块。
串行I / O的读取和写入控制
寄存器。重视对过去的RDRAM的SIO1
模块。
SPD的电压。用于信号SCL，SDA ， SWP ， SA0和
SA1和SA2 。
串行存在检测写保护（高电平有效） 。
当低，则SPD可写以及读出。
CMOS I / O电压。用于信号CMD ， SCK ， SIN ，
SOUT 。
电源电压为RDRAM的核心和接口
逻辑。
逻辑阈值参考电压为RSL的信号。
SOUT
A36
I / O
—
I
—
—
—
Vcmos
—
SVDD
—
—
—
EO
SVDD
SWP
A57
Vcmos
VDD
VREF
数据表E0319E21 （版本2.1 ）
A56 ， B56
A35 ， B35 ， A37 ， B37
A41 ， A42 ， A54 ， A58 ， B41 ，
B42, B54, B58
A51 ， B51
L
od
Pr
uc
t
5
QQ：2881677436 复制
