初步数据表
2GB DDR3无缓冲SDRAM DIMM
EBJ21UE8BDF0 （ 256M词
×
64位， 2级）
特定网络阳离子
密度： 2GB
组织
256M的话
×
64位， 2级
安装16个1G比特DDR3 SDRAM密封
在FBGA
包装： 240针插座型双列直插式内存
模块（DIMM）
PCB高度： 30.0毫米
引线间距： 1.0毫米
无铅（符合RoHS）和无卤素
电源： VDD
=
1.5V
±
0.075V
数据传输速率： 1600Mbps / 1333Mbps / 1066Mbps （最大）
八个内部银行的并发操作
（组件）
接口： SSTL_15
突发长度（ BL ） ： 8和4突发印章（ BC）
/ CAS延迟（CL） ： 6，7， 8，9 ，10，11
/ CAS写入延迟（CWL ） ：5， 6 ，7，8
预充电：对于每个突发自动预充电选项
ACCESS
刷新：自动刷新，自刷新
刷新周期
平均更新周期
7.8μs在0℃下
≤
TC
≤ +85°C
在3.9μs
+ 85°C <
TC
≤ +95°C
工作温度范围
TC = 0 ° C至+ 95°C
特点
双倍数据速率体系结构;两种数据传输每
时钟周期
高速数据传输是通过8位来实现
预取流水线结构
双向差分数据选通（ DQS和/ DQS ）
传输/数据接收的数据采集
接收器
DQS是边沿对齐的数据进行读操作;中央重点
与写入的数据一致
差分时钟输入（ CK和/ CK ）
DLL对齐DQ和DQS转换与CK
TRANSITIONS
命令中输入的每个正CK边缘;数据
和数据掩码参考DQS的两个边缘
数据掩码（DM）写入数据
发布/ CAS通过可编程附加延迟
更好的命令和数据总线效率
片上端接（ ODT）为更好的信号质量
同步ODT
动态ODT
异步ODT
多用途寄存器（ MPR）的温度读
OUT
ZQ校准DQ驱动和ODT
可编程部分阵列自刷新（ PASR ）
/ RESET引脚上电顺序和复位
功能
SRT范围：
作者/扩展
可编程输出驱动器阻抗控制
一号文件E1515E10 （版本1.0 ）
发布日期2009年6月（K ）日本
日本印刷
网址： http://www.elpida.com
Elpida
内存方面，公司2008-2009年
EBJ21UE8BDF0
引脚说明
引脚名称
A0到A13
A10 （ AP）
A12 （ / BC）
BA0 ， BA1 ， BA2
DQ0到DQ63
/ RAS
/ CAS
/ WE
/ CS0 ， / CS1
CKE0 ， CKE1
CK0 ， CK1
/ CK0 ， / CK1
DQS0到DQS7 ， / DQS0到/ DQS7
DM0到DM7
SCL
SDA
SA0 ， SA1 ， SA2
VDD
VDDSPD
VREFCA
VREFDQ
VSS
VTT
/ RESET
ODT0 ， ODT1
NC
功能
地址输入
行地址
列地址
自动预充电
爆斩
银行选择地址
数据输入/输出
行地址选通命令
列地址选通命令
写使能
芯片选择
时钟使能
时钟输入
差分时钟输入
输入和输出数据选通
输入掩码
时钟输入串行PD
数据输入/输出的串行的PD
串行地址输入
电源内部电路
电源串行EEPROM
参考电压CA
参考电压DQ
地
I / O终端供应SDRAM
DRAM设置为已知状态
ODT控制
无连接
A0到A13
A0到A9
初步数据表E1515E10 （版本1.0 ）
5
QQ：2881677436 复制
