数据表
512MB DDR2 SDRAM SO- DIMM
EBE52UD6AJUA （ 64M字
×
64位， 2级）
特定网络阳离子
密度： 512MB
组织
64M的话
×
64位， 2级
安装8块512M比特的DDR2 SDRAM
在FBGA封
包装： 200针插座型小外形双列
直插式内存模块（ SO-DIMM）
PCB高度： 30.0毫米
引线间距： 0.6毫米
无铅（符合RoHS）
电源： VDD
=
1.8V
±
0.1V
数据传输速率： 800Mbps的/ 667Mbps （最大）
四大银行内部的并发操作
（组件）
接口： SSTL_18
脉冲串长度（BL） ： 4,8
/ CAS延迟（CL） ：3， 4 ，5，6
预充电：对于每个突发自动预充电选项
ACCESS
刷新：自动刷新，自刷新
刷新周期： 8192次/ 64ms的
平均更新周期
7.8μs在0℃下
≤
TC
≤ +85°C
在3.9μs
+ 85°C <
TC
≤ +95°C
工作温度范围
TC = 0 ° C至+ 95°C
特点
双倍数据速率体系结构;两种数据传输每
时钟周期
高速数据传输是由4比特来实现
预取流水线结构
双向差分数据选通（ DQS和/ DQS ）
传输/数据接收的数据采集
接收器
DQS是边沿对齐的数据进行读操作;中央重点
与写入的数据一致
差分时钟输入（ CK和/ CK ）
DLL对齐DQ和DQS转换与CK
TRANSITIONS
命令中输入的每个正CK边缘;数据
和数据掩码参考DQS的两个边缘
数据掩码（DM）写入数据
通过可编程附加延迟中科院发布
更好的命令和数据总线效率
片外驱动器阻抗调整和在复模机
终止更好的信号质量
/ DQS可以用于单端数据选通被禁用
手术
一号文件E1084E30 （版本3.0 ）
发布日期2008年4月（K ）日本
日本印刷
网址： http://www.elpida.com
Elpida
内存方面，公司2007-2008年
EBE52UD6AJUA
引脚说明
引脚名称
A0到A12
A10 （ AP）
BA0 ， BA1
DQ0到DQ63
/ RAS
/ CAS
/ WE
/ CS0 ， / CS1
CKE0 ， CKE1
CK0 ， CK1
/ CK0 ， / CK1
DQS0到DQS7 ， / DQS0到/ DQS7
DM0到DM7
SCL
SDA
SA0 ， SA1
VDD
VDDSPD
VREF
VSS
ODT0 ， ODT1
NC
功能
地址输入
行地址
列地址
自动预充电
银行选择地址
数据输入/输出
行地址选通命令
列地址选通命令
写使能
芯片选择
时钟使能
时钟输入
差分时钟输入
输入和输出数据选通
输入掩码
时钟输入串行PD
数据输入/输出的串行的PD
串行地址输入
电源内部电路
电源串行EEPROM
输入参考电压
地
ODT控制
无连接
A0到A12
A0到A9
数据表E1084E30 （版本3.0 ）
4
QQ：2881677436 复制
