数据表
注册4GB DDR2 SDRAM DIMM
EBE41RE4AAHA
（ 512M的话
×
72位， 2级）
描述
该EBE41RE4AAHA是一个512M的话
×
72位，2个
排名DDR2 SDRAM模块，安装36件
1G位DDR2 SDRAM与sFBGA堆叠
技术。执行读取和写入操作
在CK和/ CK的交叉点。这个高
高速数据传输是通过4位来实现prefetch-
流水线结构。数据选通（ DQS和/ DQS ）
既用于读操作，写操作可用于高速和
可靠的数据总线设计。通过设置扩展模式
寄存器中，芯片上的延迟锁定环（DLL），可以是
设置启用或禁用。该模块提供了高
密度安装，而无需使用表面贴装
技术。
去耦电容安装
旁边的模块板的每个SDRAM中。
注意：不要推盖或删除模块
为了避免机械故障，这可能
导致电气故障。
特点
240针插座型双列直插式内存模块
（ DIMM ）
PCB高度： 30.0毫米
引线间距： 1.0毫米
无铅（符合RoHS）
电源： VDD ， VDDQ
=
1.8V
±
0.1V
数据传输速率： 533Mbps / 400Mbps的（最大）
SSTL_18兼容的I / O
双倍数据速率的架构：每两次数据传输
时钟周期
双向数据选通（ DQS和/ DQS ）是
发送/与数据接收的，要使用的
在接收器采集数据
DQS是边沿与读取数据对齐的;中心
与写入的数据一致
差分时钟输入（ CK和/ CK ）
DLL对齐DQ和DQS转换与CK
TRANSITIONS
命令中输入的每个正CK边缘;数据
参考DQS的两个边缘
八个内部银行的并发操作
（组件）
突发长度： 4,8
/ CAS延迟（CL） ： 3 ，4，5
自动预充电选项为每个突发访问
自动刷新和自刷新模式
平均更新周期
7.8μs在0℃下
≤
TC
≤ +85°C
在3.9μs
+ 85°C <
TC
≤ +95°C
通过可编程附加延迟中科院发布
更好的命令和数据总线效率
片外驱动器阻抗调整和在复模机
终止更好的信号质量
/ DQS可以用于单端数据选通被禁用
手术
1件PLL时钟驱动器， 2个寄存器
司机和1个串行EEPROM （ 2K位
EEPROM ），用于检测（ PD ）
一号文件E0629E20 （版本2.0 ）
发布日期2005年9月（K ）日本
日本印刷
网址： http://www.elpida.com
Elpida
内存方面， 2005年公司
EBE41RE4AAHA
订购信息
数据速率
Mbps的（最大）
533
400
部件
1
JEDEC速度斌*
（ CL - tRCD的-TRP ）
DDR2-533 （ 4-4-4 ）
DDR2-400 （ 3-3-3 ）
联系
PAD
金
产品型号
EBE41RE4AAHA-5C-E
EBE41RE4AAHA-4A-E
包
240针DIMM
（无铅）
安装设备
1G位DDR2 SDRAM *
2
注：1。模块/ CAS延迟=成分CL + 1 。
2.请参考1GB DDR2数据表（ E0404E ）电气特性。
销刀豆网络gurations
正面
1针
64针65针
120针
121针
背面
184针185针
240针
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
引脚名称
VREF
VSS
DQ0
DQ1
VSS
/DQS0
DQS0
VSS
DQ2
DQ3
VSS
DQ8
DQ9
VSS
/DQS1
DQS1
VSS
/ RESET
NC
VSS
DQ10
DQ11
VSS
DQ16
DQ17
VSS
/DQS2
DQS2
PIN号
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
引脚名称
A4
VDD
A2
VDD
VSS
VSS
VDD
NC
VDD
A10
BA0
VDD
/ WE
/ CAS
VDD
/CS1
ODT1
VDD
VSS
DQ32
DQ33
VSS
/DQS4
DQS4
VSS
DQ34
DQ35
VSS
PIN号
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
引脚名称
VSS
DQ4
DQ5
VSS
DQS9
/DQS9
VSS
DQ6
DQ7
VSS
DQ12
DQ13
VSS
DQS10
/DQS10
VSS
NC
NC
VSS
DQ14
DQ15
VSS
DQ20
DQ21
VSS
DQS11
/DQS11
VSS
PIN号
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
引脚名称
VDD
A3
A1
VDD
CK0
/CK0
VDD
A0
VDD
BA1
VDD
/ RAS
/CS0
VDD
ODT0
A13
VDD
VSS
DQ36
DQ37
VSS
DQS13
/DQS13
VSS
DQ38
DQ39
VSS
DQ44
数据表E0629E20 （版本2.0 ）
2
EBE41RE4AAHA
引脚说明
引脚名称
A0到A13
A10 （ AP）
BA0 ， BA1 ， BA2
DQ0到DQ63
CB0到CB7
/ RAS
/ CAS
/ WE
/ CS0 ， / CS1
CKE0 ， CKE1
CK0
/CK0
DQS0到DQS17 ， / DQS0到/ DQS17
SCL
SDA
SA0到SA2
VDD
VDDSPD
VREF
VSS
ODT0 ， ODT1
/ RESET
NC
功能
地址输入
行地址
列地址
自动预充电
银行选择地址
数据输入/输出
校验位（数据输入/输出）
行地址选通命令
列地址选通命令
写使能
芯片选择
时钟使能
时钟输入
差分时钟输入
输入和输出数据选通
时钟输入串行PD
数据输入/输出的串行的PD
串行地址输入
电源内部电路
电源串行EEPROM
输入参考电压
地
ODT控制
复位引脚（力注册和PLL投入低） *
无连接
1
A0到A13
A0到A9 ， A11
注：1，复位引脚连接到PLL的两个OE和复位进行注册。
数据表E0629E20 （版本2.0 ）
4
QQ：2880707522 复制
