【Edge6291 GHz的时序偏移校正和四扇出元件测试和测量产品描述该Edge629是单片定时延迟和】,IC型号E629AXF,E629AXF PDF资料,E629AXF经销商,ic,电子元器件-51电子网

Edge629

1 GHz的时序偏移校正和四

扇出元件

测试和测量产品

描述

该Edge629是单片定时延迟和信号扇出

在一个高性能双极亲制溶液

塞斯。在自动测试设备（ ATE）应用程序，该

Edge629缓冲区，分发，并对齐定时信号

通过多种渠道（通常是内部的存储器中

测试系统）。它也适合于每销偏斜校正中

逻辑测试仪。

该Edge629支持：

最小脉冲宽度= 330 PS与落

边调整伤残， 500 PS与落

边调整启用

净可用的延迟范围

≥

4.0纳秒

下降沿调整

250 PS

在董事会的DAC ，以产生5 ps分辨率

为1 GHz的最高工作频率，所述

Edge629是极高的速度进行了优化，高AC-

curacy测试人员，特别是那些旨在测试内存

设备。

该Edge629解决了相关的几个疑难问题

与调准多个定时信号，因为它可以：

经过长期拖延很窄的脉冲

时间跨度

从整体独立调整的下降沿

传播延迟

保持极端的计时精度非常窄

（亚毫微秒）的脉冲

保持对变化中的严格的时序精度

频率，占空比，和图案。

Featur ES

FMAX

≥

1 GHz的

独立的下降沿调整

小尺寸（10毫米×10毫米）

出色的计时精度

非常稳定的时间延迟

5 ps分辨率

ECL ， CMOS兼容输入

功能框图

IN0 / IN0 *

T–

粗

科幻NE

OUT0 / OUT0 *

IN / IN *

IN1 / IN1 *

T–

粗

科幻NE

OUT1 / OUT1 *

IN2 / IN2 *

T–

粗

科幻NE

OUT2 / OUT2 *

应用

内存测试设备

- 数据扇出

- 通道纠偏

逻辑测试仪

- 每针纠偏

时钟/信号扇出

IN3 / IN3 *

T–

粗

科幻NE

OUT3 / OUT3 *

SEL / SEL *

2005年修订版3 / 8月1日，

WWW .semtech.com

Edge629

测试和测量产品

引脚说明

引脚名称

IN / IN *

IN0 ， IN0 *

IN1/IN1*

IN2/IN2*

IN3/IN3*

OUT0/OUT0*

OUT1/OUT1*

OUT2/OUT2*

OUT3/OUT3*

SEL / SEL *

SDI

更新

阴极，阳极

COMP0-3

DAC_FALL_(0-3)

针＃

9, 8

15, 16

11, 12

6, 5

2, 1

33, 34

37, 38

44, 43

48, 47

22, 23

24, 25

20, 19, 62, 61

27, 29, 52, 54

描述

4扇出信号：用于差分输入信号。

1信号扇出：用于差分输入信号。

差分输出信号。

采用差分输入信号选择输入信号源。

串行数据输入。

时钟使用SDI来锁存器。

片选。

数字输入，加载延迟寄存器。

一个片上热敏二极管串的终端。

外部运算放大器补偿引脚。

下降沿调整DAC输出。仅用于测试目的;什么应该是

连接到这些引脚。

精细延迟DAC输出。仅用于测试目的;什么应该连接

这些引脚。

DAC_FINE_(0-3)

28, 30, 51, 53

VCC

3 ， 4 ， 13 ， 14 ， 26 ，电源正极。

31, 35, 36, 40, 45,

46, 50, 55

7 ， 10 ， 17 ， 18 ， 21 ，负电源。

32, 39, 41, 42, 49,

60, 63, 64

VEE

2005年升特公司的第3版， 05年8月1日

www.semtech.com

Edge629

测试和测量产品

引脚说明

（续）

更新

VCC5

DAC_FALL_3

DAC_FINE_3

DAC_FALL_2

DAC_FINE_2

VEE5

COMP2

COMP3

IN3*

IN3

VCC3

VCC2

IN2*

IN2

VEE2

以*

VEE1

IN1

IN1*

VCC1

VCC0

IN0

IN0*

VCC5

VEE3

VEE5

SDI

OUT3

OUT3*

VCC3

VCC2

OUT2

E629AXF

64针

10毫米×10mm的TQFP

顶视图

OUT2*

VEE2

VEE4

VCC4

VEE1

OUT1*

OUT1

VCC1

VCC0

OUT0*

OUT0

阴极

阳极

VCC6

DAC_FALL_0

DAC_FINE_0

DAC_FALL_1

DAC_FINE_1

VEE6

COMP1

COMP0

2005年升特公司的第3版， 05年8月1日

VCC6

VEE0

www.semtech.com

VEE0

VEE6

SEL

SEL *

Edge629

测试和测量产品

电路描述

介绍

该Edge629是2四通道延迟元件

基本操作模式：

1 ）扇出 - 1的信号， 4个信号了

2 ）通过; - 4信号， 4个信号了

在所有模式下，每个通道支持3延时功能：

1 ）粗定时延迟

2 ）精细的定时延迟

3 ）下降沿调整

所有3个延迟功能是相互独立的，并

独立的每个信道。

用做了的延时功能的编程

16位寄存器，装入串联，同时包含一去

奠定和地址值。

粗延迟

粗糙的传播延迟调整完成

通过一系列的门延迟和多路复用器（见图 -

茜1）。粗延迟提供了一个总延迟跨度：

1粗LSB = 90 PS

2粗LSB = 180 PS

4粗LSB = 360 PS

8粗LSB = 720 PS

16粗LSB = 1.44纳秒

32粗LSB = 2.88纳秒

NS 0

≤

粗糙的延迟范围

≤

5.67纳秒

每个通道都有自己独特的粗延迟设定，

可以从所有其他信独立编程

内尔斯。任意信道的粗延迟不会影响

精细延迟通道，也不会影响整体

延迟任何其它信道的。

上升沿和下降沿的传播延迟

将彼此跟踪，在整个粗延迟跨度。

（加上或减去粗延迟不会导致脉冲

宽度失真。）

延迟代码

000000

111111

最小延迟

最大延迟

0.0纳秒

5.67纳秒

90 PS

180 PS

360 PS

720 PS

1.44纳秒

2.88纳秒

最低位

最高位

粗延迟注册

16位串行寄存器

图1.粗延迟架构

2005年升特公司的第3版， 05年8月1日

www.semtech.com

Edge629

测试和测量产品

电路描述

（续）

精延时

精细延时使用模拟延迟单元来完成，并

一个片内6位DAC （参见图2）。精致的延迟范围

被设计成 2倍的粗延迟分辨率。

细延迟提供的总延时跨度：

1 LSB精细LSB =

PS 2.5 （见注）

2 LSB精

5 PS

4精细LSB

10 PS

8精细LSB

20 PS

16精品LSB

40 PS

MSP 32精细LSB =

80 PS

NS 0

≤

精细延迟范围

≤

157.5 ps的。

注意：

因为传递函数是非线性的，有些

LSB的步骤可以是大到5 ps的。

每个通道都有自己独特的延时设置，可以

从其他通道独立编程。

任何通道的精细延迟将不影响粗

该信道的延迟，也不会影响整体的延迟

任何其他信道。

的上升沿和下降沿的传播延迟将跟踪

彼此通过精细延迟的整个跨度。（添加或

减去精延迟不会导致脉冲宽度失真

化。）

精延时选择

细延迟部分可被选择或绕过一个

多路转换器（参见图2）。如果SFD （选择精细延迟）是

高精细的延迟将被使用。如果SFD低，精延时

被绕过。

DAC码

XXXXXX

000000

111111

SFD

延迟

精延时旁路

最小延迟（ 0.0纳秒）

最大延迟（ 157 PS ）

精细延迟DAC输出

DAC_FINE_ （0-3）是由导通的模拟电压输出

板的DAC哪个程序的精细延迟元件

每个通道。

DAC_FINE_ （ 0-3 ）引脚仅用于测试目的。无

应该连接到这些引脚。

6位DAC

SFD

图2.精细延迟架构

2005年升特公司的第3版， 05年8月1日