【飞思卡尔半导体公司DSP56F827/D修订版9.0 ， 02/200456F827技术参数56F8】,IC型号DSP56F827,DSP56F827 PDF资料,DSP56F827经销商,ic,电子元器件-51电子网

飞思卡尔半导体公司

DSP56F827/D

修订版9.0 ， 02/2004

56F827

技术参数

56F827 16位混合控制器

高达40 MIPS在80MHz的核心频率

DSP和MCU功能集成于一个统一的，

C-高效的架构

硬件DO和REP循环

64K

16位字的程序闪存

16位字程序RAM

16位字数据闪存

个16位字的数据RAM

高达64K

个16位字的外部存储器

每个扩展的程序和数据存储器

JTAG /一旦调试

通用四定时器

MCU友好的指令集同时支持DSP和

控制器功能： MAC ，位操作单元， 14

寻址模式

8路可编程芯片选择

10通道， 12位ADC

同步串行接口（ SSI）的

串行端口接口（ SPI ）

串行通信接口（SCI）

时间的日（ TOD ）定时器

128引脚LQFP封装

16专用和共享48 GPIO

飞思卡尔半导体公司...

EXTBOOT

RESET

DEBUG

IRQB

DDIO

SSIO

JTAG /

一旦

PORT

DDA

SSA

IRQA

输入

REFP

, V

REFMID

REFIN

REFLO

REFHI

程序和引导

内存

64512 ×16闪光

1024 ×16的SRAM

ADC

打断

调节器

低电压监控器

模拟注册

程序控制器

和硬件

循环股

PAB

PDB

地址

GENERATION

单位

数据ALU

位

16 x 16 + 36

→

36位MAC操作

3个16位输入寄存器

单位

两个36位累加器

VPP

四定时器A /

或GPIO

16-Bit

56800

CORE

PLL

CLKO

SCI 2

GPIO

SSI 0或

GPI0

SCI 0 &1或

SPI 0

SPI或1

GPIO

可编程

芯片选择

专用

GPIO

数据存储器

4096 ×16闪光

4096 ×16的SRAM

XDB2

CGDB

XAB1

XAB2

打断

控制

COP

RESET

模块

控制

地址

总线[ 8：0]

数据

BUS [15 ：0]的

时钟

根

IPBB

控制

XTAL

EXTAL

COP /

看门狗

PCS [2： 7}

应用程序 -

具体

内存&

外设

TOD

定时器

IPBus桥

（ IPBB ）

外

公共汽车

接口

单位

外

地址总线

开关

A[00:15]

GPIOA16 [ 00:16 ]

外

数据总线

开关

D[00:15]

GPIOG16 [ 00:16 ]

PS或PCS [ 0 ]

DS或PCS [1]

公共汽车

控制

图1. 56F827框图

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

第一部分概述

1.1 56F827特点

1.1.1

数字信号处理芯

高效的16位56800系列采用双哈佛架构的DSP引擎

多达40个每秒百万条指令（ MIPS ）在80MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

两个36位累加器，包括扩展位

16位双向移位

具有独特的DSP处理模式并行指令集

硬件DO和REP循环

三个内部地址总线和一个外部地址总线

四个内部数据总线和一个外部数据总线

指令集同时支持DSP和控制器功能

控制器寻址风格的紧凑型码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /一旦调试编程接口

飞思卡尔半导体公司...

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括一个低成本，高容量的闪存解决方案

- 的程序闪存64K字

- 程序RAM的1K字

- 数据RAM的4K字

- 数据闪存4K字

片外存储器扩展功能的可编程为0 ， 4,8 ，或12的等待状态

- 多达64千

16数据存储器

- 多达64千

16程序存储器

1.1.3

外围电路的56F827

一个10通道， 12位模拟数字转换器（ ADC ）

一个通用四定时器共计4针

可配置的4针端口一个串行外设接口复用2个Serial

通信接口共4针或4个GPIO引脚

三个串行通信接口与各2针（或6个额外的GPIO引脚）

两个串行外设接口可配置的4针端口（或4个额外的GPIO引脚）

欲了解更多有关该产品，

转到： www.freescale.com

56F827技术数据

飞思卡尔半导体公司

56F827说明

一个同步串行接口，6针（或6个额外的GPIO引脚）

一个8通道的可编程芯片选择

十六敬业， 48多路GPIO引脚（ 64个）

计算机正常操作（COP ）看门狗定时器

两个外部中断引脚

外部复位引脚用于硬件复位

JTAG /片上仿真（一次）的不显眼，处理器速度无关调试

软件编程，锁相环基于频率合成器的核心时钟

在制造高密度CMOS与5V兼容， TTL兼容的数字输入

中日（ TOD ）定时器时间一

飞思卡尔半导体公司...

1.1.4

电力信息

双电源供电， 3.3V和2.5V

等待和多站模式下可用

1.2 56F827说明

该56F827是混合动力控制器的56800核心的家族中的一员。它结合，在单

芯片中， DSP的处理能力和一个微控制器与一组灵活的功能

外设创建通用应用的极具成本效益的解决方案。由于其

成本低，配置灵活和紧凑的程序代码，所述56F827是非常适合于许多

应用程序。该56F827包括许多外围设备，这对于应用如特别有用：

噪声抑制， ID标签读取器，声/亚音速探测器，安全接入设备，远程抄表，

声音报警和电话。

56800的核心是基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格

模型和优化的指令集使率直代高效，紧凑的代码为

DSP和MCU应用。该指令集也是C高效/ C ++编译器，能够迅速实现

开发优化控制应用。

的56F827支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。该56F827还提供了两个外部

专用中断线，以及多达64个通用输入/输出（GPIO ）线，这取决于周

配置。

该56F827控制器包括程序闪存64K字（ 16位）和数据闪存4K字（每

编程通过JTAG口）与程序RAM的1K字和数据RAM 4K字。它

还支持从外部存储器执行程序。 56800的核心是能够访问两个数据的

操作数从每个指令周期的片上数据RAM 。

该控制器还提供了一整套标准的可编程外设，包括一个10路输入， 12

位模拟数字转换器（ ADC ），一个同步串行接口（ SSI ），两个串行外设

接口（ SPI ），三串行通信接口（ SCI）。（注：第二SPI被复用

在第二和第三的SCI ，给予选项来选择第二SPI或两个额外的SCI ）。这种杂交

控制器还提供了一个可编程的片选（ PCS ）和一个四定时器。在SCI ， SSI ， SPI ，

四定时器A，并选择地址线和数据线，可作为通用输入/输出端口（GPIO ），如果

这些功能不是必需的。

56F827技术数据

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

1.3获奖开发环境

处理器专家

（ PE）提供了快速应用设计（ RAD ）工具，它结合了易于

使用基于组件的软件应用程序的创建与专家知识体系。

该守则战士集成开发环境是代码导航一个复杂的工具，

编译和调试。一套完整的评估板（EVM ）和开发系统

显卡支持并行工程。总之， PE ，码战士以及EVM的创建

方便，快捷，高效的开发完整的，可扩展的工具解决方案。

1.4产品文档

飞思卡尔半导体公司...

在列出的四个文件

表2

都需要一个完整的说明和适当的设计与

56F827 。文档可从当地的分销商，摩托罗拉，摩托罗拉半导体销售

办公室，摩托罗拉文学配送中心，或在网上

www.motorola.com/semiconductors 。

表1. 56F827芯片文档

话题

DSP56800

家庭手册

DSP56F826/F827

用户手册

56F827

技术数据表

56F827

产品简介

56F827

勘误表

描述

详细描述， 56800系列的架构，

和16位内核处理器和指令集

的详细描述，存储器，外围设备，并

该56F826和56F827接口

电气和时序规范，引脚说明，

和包装说明（本文档）

摘要描述和56F827的框图

内核，存储器，外围设备和接口

细节可能存在的任何问题芯片

订单号

DSP56800FM/D

DSP56F826-827UM/D

DSP56F827/D

DSP56F827PB/D

DSP56F827E/D

1.5数据表约定

本数据手册使用以下约定：

横线

“断言”

“无效”

示例：

这是用来表示一个信号时拉低即处于激活状态。例如， RESET引脚

活跃的时候很低。

高真（高电平有效）信号为高或低真（低电平有效）信号为低。

高真（高电平有效）信号为低或低真（低电平有效）信号为高。

信号/符号

针

逻辑状态

真

假

真

假

信号状态

断言

拉高

断言

拉高

电压

值VIL ， VOL ， VIH ， VOH和通过单独的产品规格定义。

欲了解更多有关该产品，

转到： www.freescale.com

56F827技术数据

飞思卡尔半导体公司

介绍

第2部分信号/连接说明

2.1简介

的56F827的输入和输出信号被组织成官能团，如图

表2

和

如图

图2.表3

描述了信号或信号存在于销。

表2.功能组引脚分配

功能群

电源（V

, V

DDIO ，

DDA或

DDA_ADC

)

地面（V

, V

SSIO ，

SSA ，或

SSA_ADC

)

PLL和时钟

地址总线

数据总线

总线控制

四定时器模块端口

JTAG /片上仿真（一次）

专用的通用输入/输出

同步串行接口（ SSI ）端口

串行外设接口（SPI ）端口

串行通信接口1 （ SCI0 ， SCI1 ）端口

串行通信接口2 （ SCI2 ）端口

模数转换器（ ADC ）

可编程片选（ PCS ）

中断和程序控制

引脚数

(3,5,1,1)

飞思卡尔半导体公司...

另外， GPIO引脚

另外， SPI引脚

此外， 2总线控制引脚可以编程为PCS [ 0-1 ] 。

56F827技术数据

欲了解更多有关该产品，

转到： www.freescale.com

56F827

数据表

初步的技术数据

56F800

16位数字信号控制器

DSP56F827

启示录12

01/2007

freescale.com

56F827概述

高达40 MIPS在80MHz的核心频率

DSP和MCU功能集成于一个统一的，

C-高效的架构

硬件DO和REP循环

64K

16位字（ 128KB ）程序闪存

16位字（ 2KB ）程序RAM

16位字（ 8KB ）的数据闪存

16位字（ 8KB）数据RAM

高达64K

16位字（ 128KB ）外部存储器

每个扩展的程序和数据存储器

JTAG /一旦调试

通用四定时器

MCU友好的指令集同时支持DSP和

控制器功能： MAC ，位操作单元， 14

寻址模式

8路可编程芯片选择

10通道， 12位ADC

同步串行接口（ SSI）的

串行端口接口（ SPI ）

串行通信接口（SCI）

时间的日（ TOD ）定时器

128引脚LQFP封装

16专用和共享48 GPIO

EXTBOOT

RESET

DEBUG

IRQB

DDIO

SSIO

JTAG /

一旦

PORT

DDA

SSA

IRQA

输入

REFP

, V

REFMID

REFIN

REFLO

REFHI

程序和引导

内存

64512 ×16闪光

1024 ×16的SRAM

ADC

打断

调节器

低电压监控器

模拟注册

程序控制器

和硬件

循环股

PAB

PDB

地址

GENERATION

单位

数据ALU

位

16 x 16 + 36

→

36位MAC操作

3个16位输入寄存器

单位

两个36位累加器

VPP

四定时器A /

或GPIO

16-Bit

56800

CORE

PLL

CLKO

SCI 2

GPIO

SSI 0或

GPI0

SCI 0 &1或

SPI 0

SPI或1

GPIO

可编程

芯片选择

专用

GPIO

数据存储器

4096 ×16闪光

4096 ×16的SRAM

XDB2

CGDB

XAB1

XAB2

打断

控制

COP

RESET

模块

控制

地址

总线[ 8：0]

数据

BUS [15 ：0]的

时钟

根

IPBB

控制

XTAL

EXTAL

COP /

看门狗

PCS [2： 7}

应用程序 -

具体

内存&

外设

TOD

定时器

IPBus桥

（ IPBB ）

外

公共汽车

接口

单位

外

地址总线

开关

A[00:15]

GPIOA16 [ 00:16 ]

外

数据总线

开关

D[00:15]

GPIOG16 [ 00:16 ]

PS或PCS [ 0 ]

DS或PCS [1]

公共汽车

控制

56F827框图

56F827技术数据，启示录12

飞思卡尔半导体公司

第一部分概述

1.1 56F827特点

1.1.1

处理核心

高效的16位56800系列采用双哈佛架构处理器引擎

多达40个每秒百万条指令（ MIPS ）在80MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

两个36位累加器，包括扩展位

16位双向移位

具有独特的处理器的寻址模式并行指令集

硬件DO和REP循环

三个内部地址总线和一个外部地址总线

四个内部数据总线和一个外部数据总线

指令集同时支持DSP和控制器功能

控制器寻址风格的紧凑型码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /一旦调试编程接口

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括一个低成本，高容量的闪存解决方案

- 的程序闪存64K字

- 程序RAM的1K字

- 数据RAM的4K字

- 数据闪存4K字

片外存储器扩展功能的可编程为0 ， 4,8 ，或12的等待状态

- 多达64千

16数据存储器

- 多达64千

16程序存储器

1.1.3

外围电路的56F827

一个10通道， 12位模拟数字转换器（ ADC ）

一个通用四定时器共计4针

可配置的4针端口一个串行外设接口复用2个Serial

通信接口共4针或4个GPIO引脚

三个串行通信接口与各2针（或6个额外的GPIO引脚）

两个串行外设接口可配置的4针端口（或4个额外的GPIO引脚）

56F827技术数据，启示录12

飞思卡尔半导体公司

56F827说明

一个同步串行接口，6针（或6个额外的GPIO引脚）

一个8通道的可编程芯片选择

十六敬业， 48多路GPIO引脚（ 64个）

计算机正常操作（COP ）看门狗定时器

两个外部中断引脚

外部复位引脚用于硬件复位

JTAG /片上仿真（一次）的不显眼，处理器速度无关调试

软件编程，锁相环基于频率合成器的核心时钟

在制造高密度CMOS与5V兼容， TTL兼容的数字输入

中日（ TOD ）定时器时间一

1.1.4

电力信息

双电源供电， 3.3V和2.5V

等待和多站模式下可用

1.2 56F827说明

该56F827是控制器的56800芯基家族的一个成员。它结合，在单个芯片上，该

一个DSP的处理能力和微控制器具有灵活的外设的功能

创建通用应用的极具成本效益的解决方案。因为其成本低，

配置灵活和紧凑的程序代码，所述56F827是非常适合于许多应用。

该56F827包括许多外围设备，这对于应用程序特别有用，例如：噪音

抑制， ID标签读取器，声/亚音速探测器，安全接入设备，远程抄表，声波

报警器和电话。

56800的核心是基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格

模型和优化的指令集使率直代高效，紧凑的代码为

DSP和MCU应用。该指令集也是C高效/ C ++编译器，使

优化控制应用的快速发展。

的56F827支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。该56F827还提供了两个外部

专用中断线，以及多达64个通用输入/输出（GPIO ）线，这取决于

外设配置。

该56F827控制器包括程序闪存64K字（ 16位）和数据闪存4K字（每

编程通过JTAG口）与程序RAM的1K字和数据RAM 4K字。它

还支持从外部存储器执行程序。 56800的核心是能够访问两个数据的

操作数从每个指令周期的片上数据RAM 。

该控制器还提供了一整套标准的可编程外设，包括一个10路输入，

12位模拟 - 数字转换器（ADC ），一个同步串行接口（SSI ），两个串行外围

接口（ SPI ），三串行通信接口（ SCI）。（注：第二SPI被复用

56F827技术数据，启示录12

飞思卡尔半导体公司

半导体产品部

DSP56F826/D

修订版＃ 0 ， 3/2001

DSP56F826

初步的技术数据

DSP56F826 16位的数字信号处理器

高达40 MIPS在80MHz的核心频率

DSP和MCU功能集成于一个统一的，

C-高效的架构

硬件DO和REP循环

MCU友好的指令集支持

DSP和控制功能： MAC ，位

操纵单元14的寻址模式

31.5K

16位字的程序闪存

512

16位字程序RAM

16位字数据闪存

个16位字的数据RAM

个16位字的bootflash

EXTBOOT

RESET

IRQA

IRQB

JTAG /

一旦

PORT

TOD

定时器

打断

调节器

程序控制器

和

硬件循环机组

地址

GENERATION

单位

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

两个36位累加器

位

操作

单位

模拟注册

DDA

SSA

高达64K

每一个外部16位字

内存扩展程序和数据

内存

一个串行端口接口（ SPI ）

一个额外的SPI或两个可选的串行

通信接口（ SCI）的

一个同步串行接口（ SSI ）

一个通用四定时器

JTAG /次

对于调试

100引脚LQFP封装

16个专用和共享30 GPIO

一个模块的时间，日

低电压监控器

四定时器

GPIO

程序存储器

32252 ×16闪光

512 ×16的SRAM

引导闪存

2048× 16闪光

数据存储器

2048× 16闪光

4096 ×16的SRAM

PAB

PDB

PLL

CLKO

XTAL

EXTAL

XDB2

CGDB

XAB1

XAB2

打断

控制

IPBB

控制

16-Bit

DSP56800

CORE

CLOCK GEN

SSI

GPIO

SCI0 & SCI1

SPI0

SPI1

GPIO

专用

GPIO

COP /

看门狗

COP

RESET

模块控制

地址总线[ 8：0]

数据总线〔 15：0]

外

地址总线

开关

A[00:15]

GPIO

D[00:15]

应用程序 -

具体

内存&

外设

IPBus桥

（ IPBB ）

外

公共汽车

接口

单位

外

数据总线

开关

公共汽车

控制

PS选择

DS选择

WR启用

RD启用

图1. DSP56F826框图

第一部分概述

1.1 DSP56F826特点

1.1.1

数字信号处理芯

采用双哈佛架构高效的16位DSP56800系列DSP引擎

多达40个每秒百万条指令（ MIPS ）在80MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

两个36位累加器，包括扩展位

16位双向桶形移位器

具有独特的DSP处理模式并行指令集

硬件DO和REP循环

三个内部地址总线和一个外部地址总线

四个内部数据总线和一个外部数据总线

指令集同时支持DSP和控制器功能

控制器寻址风格的紧凑型码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /一旦调试编程接口

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括一个低成本，高容量的闪存解决方案

— 31.5K

16-bit

的程序闪存的话

— 512

16-bit

程序RAM的话

— 2K

16-bit

数据闪存的话

— 4K

16-bit

数据RAM的话

— 2K

16-bit

bootflash中的话

片外存储器扩展功能的可编程为0 ， 4,8 ，或12的等待状态

- 多达64千

16-bit

数据存储器

- 多达64千

16-bit

程序存储器

1.1.3

外围电路的DSP56F826

一个通用四定时器共计7pins

有4个引脚（或四个额外的GPIO线），一个串行外设接口

一个串行外设接口，或复用两个串行通信接口总额

4引脚

同步串行接口（ SSI ），可配置6针端口（或六个额外的GPIO线）

DSP56F826初步的技术数据

DSP56F826说明

16个专用的通用I / O（ GPIO ）引脚

三十（ 30 ）共享的通用I / O（ GPIO ）引脚

计算机正常操作（COP ）看门狗定时器

两个外部中断引脚

外部复位引脚用于硬件复位

JTAG /片上仿真（一次）的不显眼，处理器速度无关调试

软件编程，锁相环基于频率合成器，用于DSP核心时钟

在制造高密度EMOS与5V宽容， TTL兼容的数字输入

节模块的一个时间

能源信息

双电源供电， 3.3V和2.5V

等待和多站模式下可用

1.2 DSP56F826说明

该DSP56F826是DSP56800内核为基础的系列数字信号处理器（DSP ）的一员。它

结合，在单个芯片中， DSP的处理能力和微控制器的与功能上

一套灵活的外设，以创建通用应用的极具成本效益的解决方案。

因为它的成本低，配置灵活和紧凑的程序代码，所述DSP56F826是良好

适合于许多应用。该DSP56F826包括许多外设都是特别有用

应用程序，如：噪声抑制， ID标签读取器，声/亚音速探测器，安全接入设备，

远程抄表，声音报警器， POS终端，功能手机。

该DSP56800内核基于哈佛式建筑由三个执行单元操作

并联，使每个指令周期多达六个操作。微处理器编程风格

模型和优化的指令集使率直代高效，紧凑的代码为

DSP和MCU应用。该指令集也是C高效/ C ++编译器，能够迅速实现

开发优化控制应用。

该DSP56F826支持从内部或外部存储器执行程序。两个数据操作数

可以从每个指令周期的片上数据RAM进行访问。该DSP56F826还提供了两个

外部专用中断线，以及高达46通用输入/输出（GPIO ）线，这取决于

外设配置。

该DSP56F826 DSP控制器包括程序闪存31.5K字（ 16位）和数据的2K字

闪存（每个可编程通过JTAG口），512字的程序RAM ，以及数据的4K字

内存。它也支持从外部存储器执行程序。

该DSP56F826共bootflash中的2K字，便于客户列入现场结合

可用于编程的主要程序和数据闪存编程软件程序

区。程序和数据闪存，可独立批量擦除或擦除的页大小

256个字。所述的bootflash存储器也可以是舱壁或页擦除。

该DSP控制器还提供了一整套标准的可编程外设，包括1

同步串行接口（ SSI ），一个串行外设接口（ SPI ），选项中选择第二个SPI

两个串行通信接口（的SCI ）和一个四定时器。在SSI ，SPI和定时器四可

用作通用输入/输出端口（GPIO ）如果不需要一个计时器功能。

DSP56F826初步的技术数据

1.3

一流

开发环境

该SDK （软件开发工具包）提供了全面的调试外设驱动程序，库和接口

这允许程序员创建自己独特的C应用程序的独立组件体系结构的代码。

在CodeWarrior集成开发环境是代码导航一个复杂的工具，

编译和调试。一套完整的评估板（EVM ）和开发系统卡

支持并行工程。总之， SDK ， CodeWarrior的以及EVM建立一个完整的，

方便，快捷，高效的开发工具，可扩展的解决方案。

1.4产品文档

在列出的四个文件

表1

都需要一个完整的说明和适当的设计与

DSP56F826 。文档可从当地的分销商，摩托罗拉，摩托罗拉半导体销售

办公室，摩托罗拉文学配送中心，或在网上www.motorola.com/semiconductors/ 。

表1. DSP56F826芯片文档

话题

DSP56800

家庭手册

DSP56824/F826/F827

用户手册

DSP56F826

技术数据表

DSP56F826

产品简介

描述

详细描述DSP56800系列架构的，

和16位DSP核心的处理器和指令集

存储器，外围设备和接口的详细描述

该DSP56824的， DSP56F826 ， DSP56F827

电气和时序规范，引脚说明，并

包装说明（本文档）

在DSP56F826的概要描述和程序框图

内核，存储器，外围设备和接口

订单号

DSP56800FM/D

待定

DSP56F826/D

DSP56F826PB/D

1.5数据表约定

本数据手册使用以下约定：

横线

这是用来表示一个信号时拉低即处于激活状态。例如， RESET引脚有效时，

低。

高真（高电平有效）信号为高或低真（低电平有效）信号为低。

高真（高电平有效）信号为低或低真（低电平有效）信号为高。

信号/符号

针

逻辑状态

真

假

真

假

信号状态

断言

拉高

断言

拉高

电压

“断言”

“无效”

示例：

值VIL ， VOL ， VIH ， VOH和通过单独的产品规格定义。

DSP56F826初步的技术数据

介绍

第2部分信号/连接说明

2.1简介

该DSP56F826的输入和输出信号被组织到官能团，如图

表2

并且如图

图2中。

表3

描述了信号或信号存在于销。

表2.功能组引脚分配

功能群

电源（V

, V

DDIO或

DDA

)

地面（V

, V

SSIO或

SSA

)

PLL和时钟

地址总线

数据总线

总线控制

中断和程序控制

专用的通用输入/输出

同步串行接口（ SSI ）端口

串行外设接口（SPI ）端口

串行通信接口（ SCI ）端口

四定时器模块端口

JTAG /片上仿真（一次）

另外， GPIO引脚

引脚数

(3,4,1)

DSP56F826初步的技术数据