【56F807数据表初步的技术数据56F80016位数字信号控制器DSP56F807启1501/200】,IC型号DSP56F807PY80,DSP56F807PY80 PDF资料,DSP56F807PY80经销商,ic,电子元器件-51电子网

56F807

数据表

初步的技术数据

56F800

16位数字信号控制器

DSP56F807

启15

01/2007

freescale.com

56F807概述

高达40 MIPS在80MHz的核心频率

DSP和MCU功能集成于一个统一的，

C-高效的架构

硬件DO和REP循环

MCU友好的指令集支持DSP

和控制器功能： MAC ，位操作

单元， 14寻址模式

60K

16位字（ 120KB ）程序闪存

16位字（4KB）程序RAM

16位字（ 16KB ）数据闪存

16位字（ 8KB）数据RAM

16位字（ 4KB ）引导闪存

高达64K

16位字（ 128KB ）的每一个外部

程序和数据存储器

两个6通道PWM模块

4个4通道， 12位ADC

两个正交解码器

CAN 2.0 B模块

两个串行通信接口（的SCI ）

串行外设接口（SPI ）

多达四个通用定时器四

JTAG /次

端口进行调试

14专用和共用18条GPIO线路

160引脚LQFP或160 MAPBGA包

PWM输出

电流检测输入

故障输入

PWM输出

电流检测输入

故障输入

A/D1

A/D2

A/D1

A/D2

ADCA

VREF

ADCB

VREF2

PWMA

RSTO

RESET

IRQA

EXTBOOT

IRQB

JTAG /

一旦

PORT

VPP

VCAPC V

10*

数字注册

DDA

SSA

模拟注册

PWMB

低电压

监

QUADRATURE

解码器0

/四定时器

QUADRATURE

解码器1

/四定时器B

四定时器C

打断

调节器

程序控制器

和

硬件循环机组

地址

GENERATION

单位

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

两个36位累加器

位

操作

单位

程序存储器

61440 ×16闪光

2048 ×16的SRAM

引导闪存

2048× 16闪光

数据存储器

8192 ×16闪光

4096 ×16的SRAM

PAB

PDB

IPBB

控制

PLL

CLKO

四定时器D

/ ALT Func键

CAN 2.0A / B

SCI0

GPIO

SCI1

GPIO

SPI

GPIO

专用

GPIO

XDB2

CGDB

XAB1

XAB2

16-Bit

56800

CORE

XTAL

CLOCK GEN

EXTAL

打断

控制

COP /

看门狗

COP复位

模块控制

地址总线[ 8：0]

数据总线〔 15：0]

应用

化专用

内存&

外设

IPBus桥

（ IPBB ）

外

公共汽车

接口

单位

外

地址总线

开关

外

数据总线

开关

公共汽车

控制

A[00:05]

PS选择

DS选择

WR启用

RD启用

A [ 06:15 ]或

GPIO - E2 ： E3 &

GPIO - A0 ： A7

D[00:15]

包括TCS引脚是保留给工厂使用，并连接到VSS

56F807框图

56F807技术数据技术数据，版本15

飞思卡尔半导体公司

第一部分概述

1.1 56F807特点

1.1.1

处理核心

高效的16位56800系列采用双哈佛架构控制器引擎

多达40个每秒百万条指令（ MIPS ）在80MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

两个36位累加器，包括扩展位

16位双向桶形移位器

具有独特的处理器的寻址模式并行指令集

硬件DO和REP循环

三个内部地址总线和一个外部地址总线

四个内部数据总线和一个外部数据总线

指令集同时支持DSP和控制器功能

控制器寻址风格的紧凑型码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /一旦调试编程接口

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括一个低成本，高容量的闪存解决方案

— 60K

闪存程序存储器的16位字

— 2K

的程序RAM的16位字

— 8K

数据闪存的16位字

— 4K

数据RAM的16位字

— 2K

引导闪存的16位字

片外存储器扩展功能的可编程为0 ， 4,8 ，或12的等待状态

- 多达64K

数据存储器16位

- 多达64K

程序存储器16位

1.1.3

外围电路的56F807

两个脉宽调制器模块各有六个PWM输出， 3电流检测输入和四个

故障输入，容错设计，插入死区时间，同时支持中心 - 边沿对齐模式

4个12位模拟至数字转换器（ADC ），它支持四个同时与转换

四， 4芯多路输入; ADC和PWM模块可以同步

每个单元有四个输入或两个附加的四定时器的两个正交解码器

56F807技术数据技术数据，版本15

飞思卡尔半导体公司

56F807说明

两个专用的通用四定时器共六个引脚：定时器C有两个引脚，定时器D带

四个引脚

CAN 2.0 B模块，带2针端口，用于发送和接收

两个串行通信各有两个引脚（或四个额外的GPIO线）接口

串行外设接口（ SPI ），可配置4针端口（或四个额外的GPIO线）

计算机正常操作（COP ）看门狗定时器

两个专用的外部中断引脚

14专用的通用I / O（ GPIO）引脚， 18多路GPIO引脚

外部复位输入管脚硬件复位

外部复位输出引脚复位系统

JTAG /片上仿真（一次）的不显眼，处理器速度无关调试

软件编程，锁相环基于频率合成器，用于在控制器的核心时钟

1.1.4

能源信息

在制造高密度CMOS与5V兼容， TTL兼容的数字输入

采用3.3V单电源供电

片上稳压器为数字和模拟电路，以降低成本和减少噪音

等待和停止模式下可用

1.2 56F807说明

该56F807是处理器的56800芯基家族的一个成员。它结合，在单个芯片上，该

一个DSP的处理能力和微控制器具有灵活的外设的功能

创建一个极具成本效益的解决方案。由于其成本低，配置灵活和紧凑的

程序代码，所述56F807是非常适合于许多应用。该56F807包括很多外设

这是用于诸如运动控制，智能家电，步进电机，编码器特别有用，

转速计，限位开关，电源及控制，汽车控制，发动机管理，噪声

抑制，远程电表抄表，工业控制电源，照明和自动化。

56800的核心是基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。该MCU式的编程模型和

优化的指令集允许直接的新一代高效，紧凑的DSP和控制代码。

该指令集也是C / C ++编译器的高效，使优化的快速发展

控制应用。

的56F807支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。该56F807还提供了两个外部

专用的中断线路和多达32个通用输入/输出（GPIO ）线，这取决于周

配置。

该56F807控制器包括60K ，程序闪存的16位字和数据闪存8K字（每

编程通过JTAG口）与程序RAM为2K字和数据RAM 4K字。它

还支持从外部存储器执行程序。

56F807技术数据技术数据，版本15

飞思卡尔半导体公司

飞思卡尔半导体公司

DSP56F807/D

牧师12.0 ， 02/2004

56F807

技术参数

56F807 16位混合处理器

高达40 MIPS在80MHz的核心频率

DSP和MCU功能集成于一个统一的，

C-高效的架构

硬件DO和REP循环

MCU友好的指令集支持

DSP和控制功能： MAC ，位

操纵单元14的寻址模式

60K

16位字的程序闪存

16位字程序RAM

16位字数据闪存

个16位字的数据RAM

16位字引导闪存

高达64K

每一个外部16位字

程序和数据存储器

两个6通道PWM模块

4个4通道， 12位ADC

两个正交解码器

CAN 2.0 B模块

两个串行通信接口（的SCI ）

串行外设接口（SPI ）

多达四个通用定时器四

JTAG /次

端口进行调试

飞思卡尔半导体公司...

14专用和共用18条GPIO线路

160引脚LQFP或160 MAPBGA包

PWM输出

电流检测输入

故障输入

PWM输出

电流检测输入

故障输入

A/D1

A/D2

A/D1

A/D2

ADCA

VREF

ADCB

VREF2

PWMA

RSTO

RESET

IRQA

EXTBOOT

IRQB

JTAG /

一旦

PORT

VPP

VCAPC V

10*

数字注册

DDA

SSA

模拟注册

PWMB

低电压

监

QUADRATURE

解码器0

/四定时器

QUADRATURE

解码器1

/四定时器B

四定时器C

打断

调节器

程序控制器

和

硬件循环机组

地址

GENERATION

单位

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

两个36位累加器

位

操作

单位

程序存储器

61440 ×16闪光

2048 ×16的SRAM

引导闪存

2048× 16闪光

数据存储器

8192 ×16闪光

4096 ×16的SRAM

PAB

PDB

IPBB

控制

PLL

CLKO

四定时器D

/ ALT Func键

CAN 2.0A / B

SCI0

GPIO

SCI1

GPIO

SPI

GPIO

专用

GPIO

XDB2

CGDB

XAB1

XAB2

16-Bit

56800

CORE

XTAL

CLOCK GEN

EXTAL

打断

控制

COP /

看门狗

COP复位

模块控制

地址总线[ 8：0]

数据总线〔 15：0]

应用

化专用

内存&

外设

IPBus桥

（ IPBB ）

外

公共汽车

接口

单位

外

地址总线

开关

外

数据总线

开关

公共汽车

控制

A[00:05]

PS选择

DS选择

WR启用

RD启用

A [ 06:15 ]或

GPIO - E2 ： E3 &

GPIO - A0 ： A7

D[00:15]

包括TCS引脚是保留给工厂使用，并连接到VSS

图1. 56F807框图

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

第一部分概述

1.1 56F807特点

1.1.1

数字信号处理芯

高效的16位56800系列采用双哈佛架构的混合动力发动机控制器

多达40个每秒百万条指令（ MIPS ）在80MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

两个36位累加器，包括扩展位

16位双向桶形移位器

具有独特的DSP处理模式并行指令集

硬件DO和REP循环

三个内部地址总线和一个外部地址总线

四个内部数据总线和一个外部数据总线

指令集同时支持DSP和控制器功能

控制器寻址风格的紧凑型码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /一旦调试编程接口

飞思卡尔半导体公司...

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括一个低成本，高容量的闪存解决方案

— 60K

闪存程序存储器的16位字

— 2K

的程序RAM的16位字

— 8K

数据闪存的16位字

— 4K

数据RAM的16位字

— 2K

引导闪存的16位字

片外存储器扩展功能的可编程为0 ， 4,8 ，或12的等待状态

- 多达64K

数据存储器16位

- 多达64K

程序存储器16位

1.1.3

外围电路的56F807

两个脉宽调制器模块各有六个PWM输出， 3电流检测输入，

4故障输入，容错设计与死区时间插入，支持中央重点及

边沿对齐模式

4个12位模拟至数字转换器（ADC ），它支持四个同时转换

与四， 4-pin的多路输入; ADC和PWM模块可以同步

每个单元有四个输入或两个附加的四定时器的两个正交解码器

欲了解更多有关该产品，

转到： www.freescale.com

56F807技术数据

飞思卡尔半导体公司

56F807说明

两个专用的通用四定时器共六个引脚：定时器C有两个引脚和定时器D

有四个引脚

CAN 2.0 B模块，带2针端口，用于发送和接收

两个串行通信各有两个引脚（或四个额外的GPIO线）接口

串行外设接口（ SPI ），可配置4针端口（或四个额外的GPIO线）

计算机正常操作（COP ）看门狗定时器

两个专用的外部中断引脚

14专用的通用I / O（ GPIO）引脚， 18多路GPIO引脚

外部复位输入管脚硬件复位

外部复位输出引脚复位系统

JTAG /片上仿真（一次）的不显眼，处理器速度无关调试

软件编程，锁相环基于频率合成器，用于混合控制器

核心频率

飞思卡尔半导体公司...

1.1.4

能源信息

在制造高密度CMOS与5V兼容， TTL兼容的数字输入

采用3.3V单电源供电

片上稳压器为数字和模拟电路，以降低成本和减少噪音

等待和停止模式下可用

1.2 56F807说明

该56F807是混合动力控制器的56800核心的家族中的一员。它结合，在单个芯片上，

一个DSP的处理能力和一个微控制器与一个灵活的外设的功能

创建一个极具成本效益的解决方案。由于其成本低，配置灵活和紧凑的

程序代码，所述56F807是非常适合于许多应用。该56F807包括许多外设

对于应用，如运动控制，智能家电，步进电机，编码器特别有用，

转速计，限位开关，电源及控制，汽车控制，发动机管理，噪声

抑制，远程电表抄表，工业控制电源，照明和自动化。

56800的核心是基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。该MCU式的编程模型和

优化的指令集允许直接的新一代高效，紧凑的DSP和控制代码。该

指令集也是C / C ++编译器的高效，使优化的快速发展

控制应用。

的56F807支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。该56F807还提供了两个外部

专用的中断线路和多达32个通用输入/输出（GPIO ）线，这取决于周

配置。

该56F807控制器包括60K ，程序闪存的16位字和数据闪存8K字（每

编程通过JTAG口）与程序RAM为2K字和数据RAM 4K字。它

还支持从外部存储器执行程序。

56F807技术数据

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

总共有引导闪存2K字结合，方便客户包括现场可编程的

软件例程可被用来编程的主要程序和数据的闪存区域。两

程序和数据闪存可以独立批量擦除或擦除在256个字的页面大小。

引导闪存也可以是散装或页面擦除。

该56F807的关键应用程序特定的功能是加入了2个脉冲宽度调制器（PWM ）

模块。这些模块各包含了三个相辅相成的，独立的可编程PWM信号

输出（每个模块还能够支持六个独立的PWM功能，总共12的PWM

输出），以提高电动机的控制功能。补充操作允许可编程死区

插入时，通过电流检测软件，独立的顶部和底部输出失真校正

极性控制。上计数器的值是可编程的，以支持一个连续可变的PWM频率。

边沿和中心对齐的同步脉冲宽度控制（0 ％到100％调制）被支持。该

器件能够控制大部分电机类型：交流感应电机（交流感应电机），这两个BDC和BLDC

（有刷和无刷直流电机）， SRM和VRM （开关和可变磁阻电机）和步进

电机。所述的PWM掺入故障保护和逐周期的电流具有足够的输出限制

驱动能力，可直接驱动光隔离器的标准。 “无烟禁止” ，一次写入保护功能

为关键参数也包括在内。获得专利的PWM波形失真校正电路也

提供的。每个PWM是双缓冲的，包括中断控制器，允许整体重装率是

可编程从1到16的PWM模块提供一个参考输出同步

模拟 - 数字转换器。

该56F807集成了两个独立的正交解码器捕捉的所有四个转变能力

两相输入端，允许产生一个数成比例的实际位置。速度计算

能力同时容纳为快，慢轴移动。在集成的看门狗定时器

正交解码器可以与一个超时值到报警被编程时，没有检测到的轴运动。

每个输入进行过滤，确保只有真正的转换记录。

该控制器还提供了一整套标准的可编程外设，包括两个串行

通信接口（ SCI ），一个串行外围设备接口（SPI），和四个四定时器。任

这些接口可以被用作通用输入/输出（ GPIO），如果不需要该功能。一

控制器局域网接口（ CAN 2.0版A / B标准），一个内部中断控制器和

14专用GPIO线也包括在56F807 。

飞思卡尔半导体公司...

艺术开发环境1.3状态

处理器专家

（ PE）提供了快速应用设计（ RAD ）工具，它结合

易于使用的基于组件的软件应用程序的创建与专家知识体系。

该守则战士集成开发环境是代码导航一个复杂的工具，

编译和调试。一套完整的评估板（EVM ）和开发系统

显卡支持并行工程。总之， PE ，码战士以及EVM的创建

方便，快捷，高效的开发完整的，可扩展的工具解决方案。

欲了解更多有关该产品，

转到： www.freescale.com

56F807技术数据

飞思卡尔半导体公司

产品文档

1.4产品文档

在列出的四个文件

表1

都需要一个完整的说明和适当的设计与56F807 。

文档可从当地的分销商，摩托罗拉，摩托罗拉半导体销售办事处，摩托罗拉

文学配送中心，或在网上

http://www.motorola.com/semiconductors 。

表1. 56F807芯片文档

话题

DSP56800

家庭手册

DSP56F801/803/805/807

用户手册

描述

详细描述， 56800系列的架构，

和16位内核处理器和指令集

的详细描述，存储器，外围设备，并

的56F801 ， 56F803 ， 56F805的接口，并

56F807

电气和时序规范，引脚说明，

和包装说明（本文档）

摘要描述和56F807的框图

内核，存储器，外围设备和接口

细节可能存在的任何问题芯片

订单号

DSP56800FM/D

DSP56F801-7UM/D

飞思卡尔半导体公司...

56F807

技术数据表

56F807

产品简介

DSP56F807

勘误表

DSP56F807/D

DSP56F807PB/D

DSP56F807E/D

1.5数据表约定

本数据手册使用以下约定：

横线

这是用来表示一个信号时拉低即处于激活状态。例如， RESET引脚

活跃的时候很低。

高真（高电平有效）信号为高或低真（低电平有效）信号为低。

高真（高电平有效）信号为低或低真（低电平有效）信号为高。

信号/符号

针

逻辑状态

真

假

真

假

信号状态

断言

拉高

断言

拉高

电压

“断言”

“无效”

示例：

值V

, V

和V

个别产品的规格定义。

56F807技术数据

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

DSP56F807/D

牧师12.0 ， 02/2004

56F807

技术参数

56F807 16位混合处理器

高达40 MIPS在80MHz的核心频率

DSP和MCU功能集成于一个统一的，

C-高效的架构

硬件DO和REP循环

MCU友好的指令集支持

DSP和控制功能： MAC ，位

操纵单元14的寻址模式

60K

16位字的程序闪存

16位字程序RAM

16位字数据闪存

个16位字的数据RAM

16位字引导闪存

高达64K

每一个外部16位字

程序和数据存储器

两个6通道PWM模块

4个4通道， 12位ADC

两个正交解码器

CAN 2.0 B模块

两个串行通信接口（的SCI ）

串行外设接口（SPI ）

多达四个通用定时器四

JTAG /次

端口进行调试

飞思卡尔半导体公司...

14专用和共用18条GPIO线路

160引脚LQFP或160 MAPBGA包

PWM输出

电流检测输入

故障输入

PWM输出

电流检测输入

故障输入

A/D1

A/D2

A/D1

A/D2

ADCA

VREF

ADCB

VREF2

PWMA

RSTO

RESET

IRQA

EXTBOOT

IRQB

JTAG /

一旦

PORT

VPP

VCAPC V

10*

数字注册

DDA

SSA

模拟注册

PWMB

低电压

监

QUADRATURE

解码器0

/四定时器

QUADRATURE

解码器1

/四定时器B

四定时器C

打断

调节器

程序控制器

和

硬件循环机组

地址

GENERATION

单位

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

两个36位累加器

位

操作

单位

程序存储器

61440 ×16闪光

2048 ×16的SRAM

引导闪存

2048× 16闪光

数据存储器

8192 ×16闪光

4096 ×16的SRAM

PAB

PDB

IPBB

控制

PLL

CLKO

四定时器D

/ ALT Func键

CAN 2.0A / B

SCI0

GPIO

SCI1

GPIO

SPI

GPIO

专用

GPIO

XDB2

CGDB

XAB1

XAB2

16-Bit

56800

CORE

XTAL

CLOCK GEN

EXTAL

打断

控制

COP /

看门狗

COP复位

模块控制

地址总线[ 8：0]

数据总线〔 15：0]

应用

化专用

内存&

外设

IPBus桥

（ IPBB ）

外

公共汽车

接口

单位

外

地址总线

开关

外

数据总线

开关

公共汽车

控制

A[00:05]

PS选择

DS选择

WR启用

RD启用

A [ 06:15 ]或

GPIO - E2 ： E3 &

GPIO - A0 ： A7

D[00:15]

包括TCS引脚是保留给工厂使用，并连接到VSS

图1. 56F807框图

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

第一部分概述

1.1 56F807特点

1.1.1

数字信号处理芯

高效的16位56800系列采用双哈佛架构的混合动力发动机控制器

多达40个每秒百万条指令（ MIPS ）在80MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

两个36位累加器，包括扩展位

16位双向桶形移位器

具有独特的DSP处理模式并行指令集

硬件DO和REP循环

三个内部地址总线和一个外部地址总线

四个内部数据总线和一个外部数据总线

指令集同时支持DSP和控制器功能

控制器寻址风格的紧凑型码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /一旦调试编程接口

飞思卡尔半导体公司...

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括一个低成本，高容量的闪存解决方案

— 60K

闪存程序存储器的16位字

— 2K

的程序RAM的16位字

— 8K

数据闪存的16位字

— 4K

数据RAM的16位字

— 2K

引导闪存的16位字

片外存储器扩展功能的可编程为0 ， 4,8 ，或12的等待状态

- 多达64K

数据存储器16位

- 多达64K

程序存储器16位

1.1.3

外围电路的56F807

两个脉宽调制器模块各有六个PWM输出， 3电流检测输入，

4故障输入，容错设计与死区时间插入，支持中央重点及

边沿对齐模式

4个12位模拟至数字转换器（ADC ），它支持四个同时转换

与四， 4-pin的多路输入; ADC和PWM模块可以同步

每个单元有四个输入或两个附加的四定时器的两个正交解码器

欲了解更多有关该产品，

转到： www.freescale.com

56F807技术数据

飞思卡尔半导体公司

56F807说明

两个专用的通用四定时器共六个引脚：定时器C有两个引脚和定时器D

有四个引脚

CAN 2.0 B模块，带2针端口，用于发送和接收

两个串行通信各有两个引脚（或四个额外的GPIO线）接口

串行外设接口（ SPI ），可配置4针端口（或四个额外的GPIO线）

计算机正常操作（COP ）看门狗定时器

两个专用的外部中断引脚

14专用的通用I / O（ GPIO）引脚， 18多路GPIO引脚

外部复位输入管脚硬件复位

外部复位输出引脚复位系统

JTAG /片上仿真（一次）的不显眼，处理器速度无关调试

软件编程，锁相环基于频率合成器，用于混合控制器

核心频率

飞思卡尔半导体公司...

1.1.4

能源信息

在制造高密度CMOS与5V兼容， TTL兼容的数字输入

采用3.3V单电源供电

片上稳压器为数字和模拟电路，以降低成本和减少噪音

等待和停止模式下可用

1.2 56F807说明

该56F807是混合动力控制器的56800核心的家族中的一员。它结合，在单个芯片上，

一个DSP的处理能力和一个微控制器与一个灵活的外设的功能

创建一个极具成本效益的解决方案。由于其成本低，配置灵活和紧凑的

程序代码，所述56F807是非常适合于许多应用。该56F807包括许多外设

对于应用，如运动控制，智能家电，步进电机，编码器特别有用，

转速计，限位开关，电源及控制，汽车控制，发动机管理，噪声

抑制，远程电表抄表，工业控制电源，照明和自动化。

56800的核心是基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。该MCU式的编程模型和

优化的指令集允许直接的新一代高效，紧凑的DSP和控制代码。该

指令集也是C / C ++编译器的高效，使优化的快速发展

控制应用。

的56F807支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。该56F807还提供了两个外部

专用的中断线路和多达32个通用输入/输出（GPIO ）线，这取决于周

配置。

该56F807控制器包括60K ，程序闪存的16位字和数据闪存8K字（每

编程通过JTAG口）与程序RAM为2K字和数据RAM 4K字。它

还支持从外部存储器执行程序。

56F807技术数据

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

总共有引导闪存2K字结合，方便客户包括现场可编程的

软件例程可被用来编程的主要程序和数据的闪存区域。两

程序和数据闪存可以独立批量擦除或擦除在256个字的页面大小。

引导闪存也可以是散装或页面擦除。

该56F807的关键应用程序特定的功能是加入了2个脉冲宽度调制器（PWM ）

模块。这些模块各包含了三个相辅相成的，独立的可编程PWM信号

输出（每个模块还能够支持六个独立的PWM功能，总共12的PWM

输出），以提高电动机的控制功能。补充操作允许可编程死区

插入时，通过电流检测软件，独立的顶部和底部输出失真校正

极性控制。上计数器的值是可编程的，以支持一个连续可变的PWM频率。

边沿和中心对齐的同步脉冲宽度控制（0 ％到100％调制）被支持。该

器件能够控制大部分电机类型：交流感应电机（交流感应电机），这两个BDC和BLDC

（有刷和无刷直流电机）， SRM和VRM （开关和可变磁阻电机）和步进

电机。所述的PWM掺入故障保护和逐周期的电流具有足够的输出限制

驱动能力，可直接驱动光隔离器的标准。 “无烟禁止” ，一次写入保护功能

为关键参数也包括在内。获得专利的PWM波形失真校正电路也

提供的。每个PWM是双缓冲的，包括中断控制器，允许整体重装率是

可编程从1到16的PWM模块提供一个参考输出同步

模拟 - 数字转换器。

该56F807集成了两个独立的正交解码器捕捉的所有四个转变能力

两相输入端，允许产生一个数成比例的实际位置。速度计算

能力同时容纳为快，慢轴移动。在集成的看门狗定时器

正交解码器可以与一个超时值到报警被编程时，没有检测到的轴运动。

每个输入进行过滤，确保只有真正的转换记录。

该控制器还提供了一整套标准的可编程外设，包括两个串行

通信接口（ SCI ），一个串行外围设备接口（SPI），和四个四定时器。任

这些接口可以被用作通用输入/输出（ GPIO），如果不需要该功能。一

控制器局域网接口（ CAN 2.0版A / B标准），一个内部中断控制器和

14专用GPIO线也包括在56F807 。

飞思卡尔半导体公司...

艺术开发环境1.3状态

处理器专家

（ PE）提供了快速应用设计（ RAD ）工具，它结合

易于使用的基于组件的软件应用程序的创建与专家知识体系。

该守则战士集成开发环境是代码导航一个复杂的工具，

编译和调试。一套完整的评估板（EVM ）和开发系统

显卡支持并行工程。总之， PE ，码战士以及EVM的创建

方便，快捷，高效的开发完整的，可扩展的工具解决方案。

欲了解更多有关该产品，

转到： www.freescale.com

56F807技术数据

飞思卡尔半导体公司

产品文档

1.4产品文档

在列出的四个文件

表1

都需要一个完整的说明和适当的设计与56F807 。

文档可从当地的分销商，摩托罗拉，摩托罗拉半导体销售办事处，摩托罗拉

文学配送中心，或在网上

http://www.motorola.com/semiconductors 。

表1. 56F807芯片文档

话题

DSP56800

家庭手册

DSP56F801/803/805/807

用户手册

描述

详细描述， 56800系列的架构，

和16位内核处理器和指令集

的详细描述，存储器，外围设备，并

的56F801 ， 56F803 ， 56F805的接口，并

56F807

电气和时序规范，引脚说明，

和包装说明（本文档）

摘要描述和56F807的框图

内核，存储器，外围设备和接口

细节可能存在的任何问题芯片

订单号

DSP56800FM/D

DSP56F801-7UM/D

飞思卡尔半导体公司...

56F807

技术数据表

56F807

产品简介

DSP56F807

勘误表

DSP56F807/D

DSP56F807PB/D

DSP56F807E/D

1.5数据表约定

本数据手册使用以下约定：

横线

这是用来表示一个信号时拉低即处于激活状态。例如， RESET引脚

活跃的时候很低。

高真（高电平有效）信号为高或低真（低电平有效）信号为低。

高真（高电平有效）信号为低或低真（低电平有效）信号为高。

信号/符号

针

逻辑状态

真

假

真

假

信号状态

断言

拉高

断言

拉高

电压

“断言”

“无效”

示例：

值V

, V

和V

个别产品的规格定义。

56F807技术数据

欲了解更多有关该产品，

转到： www.freescale.com

由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字表示这里目前没有

在美国进口或销售之前2010年9月可从飞思卡尔： DSP56F807VF80 ， DSP56F807VF80E

DSP56F807

启16

09/2007

56F807

数据表

初步的技术数据

freescale.com

56F800

16位数字信号控制器

由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字表示这里目前没有

在美国进口或销售之前2010年9月可从飞思卡尔： DSP56F807VF80 ， DSP56F807VF80E

启16

版本历史

文档修订历史记录

变化的说明

补充修订历史。

加入这个文本脚注2

表3-8：

“不过，高脉冲宽度不必

是低脉冲宽度的任何特别的百分比“。

56F807概述

由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字表示这里目前没有

在美国进口或销售之前2010年9月可从飞思卡尔： DSP56F807VF80 ， DSP56F807VF80E

高达40 MIPS在80MHz的核心频率

DSP和MCU功能集成于一个统一的，

C-高效的架构

硬件DO和REP循环

MCU友好的指令集支持DSP

和控制器功能： MAC ，位操作

单元， 14寻址模式

60K

16位字（ 120KB ）程序闪存

16位字（4KB）程序RAM

16位字（ 16KB ）数据闪存

16位字（ 8KB）数据RAM

16位字（ 4KB ）引导闪存

高达64K

16位字（ 128KB ）的每一个外部

程序和数据存储器

两个6通道PWM模块

4个4通道， 12位ADC

两个正交解码器

CAN 2.0 B模块

两个串行通信接口（的SCI ）

串行外设接口（SPI ）

多达四个通用定时器四

JTAG /次

端口进行调试

14专用和共用18条GPIO线路

160引脚LQFP或160 MAPBGA包

PWM输出

电流检测输入

故障输入

PWM输出

电流检测输入

故障输入

A/D1

A/D2

A/D1

A/D2

ADCA

VREF

ADCB

VREF2

PWMA

RSTO

RESET

IRQA

EXTBOOT

IRQB

JTAG /

一旦

PORT

VPP

VCAPC V

10*

数字注册

DDA

SSA

模拟注册

PWMB

低电压

监

QUADRATURE

解码器0

/四定时器

QUADRATURE

解码器1

/四定时器B

四定时器C

打断

调节器

程序控制器

和

硬件循环机组

地址

GENERATION

单位

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

两个36位累加器

位

操作

单位

程序存储器

61440 ×16闪光

2048 ×16的SRAM

引导闪存

2048× 16闪光

数据存储器

8192 ×16闪光

4096 ×16的SRAM

PAB

PDB

IPBB

控制

PLL

CLKO

四定时器D

/ ALT Func键

CAN 2.0A / B

SCI0

GPIO

SCI1

GPIO

SPI

GPIO

专用

GPIO

XDB2

CGDB

XAB1

XAB2

16-Bit

56800

CORE

XTAL

CLOCK GEN

EXTAL

打断

控制

COP /

看门狗

COP复位

模块控制

地址总线[ 8：0]

数据总线〔 15：0]

应用

化专用

内存&

外设

IPBus桥

（ IPBB ）

外

公共汽车

接口

单位

外

地址总线

开关

外

数据总线

开关

公共汽车

控制

A[00:05]

PS选择

DS选择

WR启用

RD启用

A [ 06:15 ]或

GPIO - E2 ： E3 &

GPIO - A0 ： A7

D[00:15]

包括TCS引脚是保留给工厂使用，并连接到VSS

56F807框图

56F807技术数据技术数据，版本16

飞思卡尔半导体公司

第一部分概述

由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字表示这里目前没有

在美国进口或销售之前2010年9月可从飞思卡尔： DSP56F807VF80 ， DSP56F807VF80E

1.1 56F807特点

1.1.1

处理核心

高效的16位56800系列采用双哈佛架构控制器引擎

多达40个每秒百万条指令（ MIPS ）在80MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

两个36位累加器，包括扩展位

16位双向桶形移位器

具有独特的处理器的寻址模式并行指令集

硬件DO和REP循环

三个内部地址总线和一个外部地址总线

四个内部数据总线和一个外部数据总线

指令集同时支持DSP和控制器功能

控制器寻址风格的紧凑型码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /一旦调试编程接口

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括一个低成本，高容量的闪存解决方案

— 60K

闪存程序存储器的16位字

— 2K

的程序RAM的16位字

— 8K

数据闪存的16位字

— 4K

数据RAM的16位字

— 2K

引导闪存的16位字

片外存储器扩展功能的可编程为0 ， 4,8 ，或12的等待状态

- 多达64K

数据存储器16位

- 多达64K

程序存储器16位

1.1.3

外围电路的56F807

两个脉宽调制器模块各有六个PWM输出， 3电流检测输入和四个

故障输入，容错设计，插入死区时间，同时支持中心 - 边沿对齐模式

4个12位模拟至数字转换器（ADC ），它支持四个同时与转换

四， 4芯多路输入; ADC和PWM模块可以同步

每个单元有四个输入或两个附加的四定时器的两个正交解码器

56F807技术数据技术数据，版本16

飞思卡尔半导体公司

56F807说明

由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字表示这里目前没有

在美国进口或销售之前2010年9月可从飞思卡尔： DSP56F807VF80 ， DSP56F807VF80E

两个专用的通用四定时器共六个引脚：定时器C有两个引脚，定时器D带

四个引脚

CAN 2.0 B模块，带2针端口，用于发送和接收

两个串行通信各有两个引脚（或四个额外的GPIO线）接口

串行外设接口（ SPI ），可配置4针端口（或四个额外的GPIO线）

计算机正常操作（COP ）看门狗定时器

两个专用的外部中断引脚

14专用的通用I / O（ GPIO）引脚， 18多路GPIO引脚

外部复位输入管脚硬件复位

外部复位输出引脚复位系统

JTAG /片上仿真（一次）的不显眼，处理器速度无关调试

软件编程，锁相环基于频率合成器，用于在控制器的核心时钟

1.1.4

能源信息

在制造高密度CMOS与5V兼容， TTL兼容的数字输入

采用3.3V单电源供电

片上稳压器为数字和模拟电路，以降低成本和减少噪音

等待和停止模式下可用

1.2 56F807说明

该56F807是处理器的56800芯基家族的一个成员。它结合，在单个芯片上，该

一个DSP的处理能力和微控制器具有灵活的外设的功能

创建一个极具成本效益的解决方案。由于其成本低，配置灵活和紧凑的

程序代码，所述56F807是非常适合于许多应用。该56F807包括很多外设

这是用于诸如运动控制，智能家电，步进电机，编码器特别有用，

转速计，限位开关，电源及控制，汽车控制，发动机管理，噪声

抑制，远程电表抄表，工业控制电源，照明和自动化。

56800的核心是基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。该MCU式的编程模型和

优化的指令集允许直接的新一代高效，紧凑的DSP和控制代码。

该指令集也是C / C ++编译器的高效，使优化的快速发展

控制应用。

的56F807支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。该56F807还提供了两个外部

专用的中断线路和多达32个通用输入/输出（GPIO ）线，这取决于周

配置。

该56F807控制器包括60K ，程序闪存的16位字和数据闪存8K字（每

编程通过JTAG口）与程序RAM为2K字和数据RAM 4K字。它

还支持从外部存储器执行程序。

56F807技术数据技术数据，版本16

飞思卡尔半导体公司