【56F807数据表初步的技术数据56F80016位数字信号控制器DSP56F807启1501/200】,IC型号DSP56F802TA60,DSP56F802TA60 PDF资料,DSP56F802TA60经销商,ic,电子元器件-51电子网

56F807

数据表

初步的技术数据

56F800

16位数字信号控制器

DSP56F807

启15

01/2007

freescale.com

56F807概述

高达40 MIPS在80MHz的核心频率

DSP和MCU功能集成于一个统一的，

C-高效的架构

硬件DO和REP循环

MCU友好的指令集支持DSP

和控制器功能： MAC ，位操作

单元， 14寻址模式

60K

16位字（ 120KB ）程序闪存

16位字（4KB）程序RAM

16位字（ 16KB ）数据闪存

16位字（ 8KB）数据RAM

16位字（ 4KB ）引导闪存

高达64K

16位字（ 128KB ）的每一个外部

程序和数据存储器

两个6通道PWM模块

4个4通道， 12位ADC

两个正交解码器

CAN 2.0 B模块

两个串行通信接口（的SCI ）

串行外设接口（SPI ）

多达四个通用定时器四

JTAG /次

端口进行调试

14专用和共用18条GPIO线路

160引脚LQFP或160 MAPBGA包

PWM输出

电流检测输入

故障输入

PWM输出

电流检测输入

故障输入

A/D1

A/D2

A/D1

A/D2

ADCA

VREF

ADCB

VREF2

PWMA

RSTO

RESET

IRQA

EXTBOOT

IRQB

JTAG /

一旦

PORT

VPP

VCAPC V

10*

数字注册

DDA

SSA

模拟注册

PWMB

低电压

监

QUADRATURE

解码器0

/四定时器

QUADRATURE

解码器1

/四定时器B

四定时器C

打断

调节器

程序控制器

和

硬件循环机组

地址

GENERATION

单位

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

两个36位累加器

位

操作

单位

程序存储器

61440 ×16闪光

2048 ×16的SRAM

引导闪存

2048× 16闪光

数据存储器

8192 ×16闪光

4096 ×16的SRAM

PAB

PDB

IPBB

控制

PLL

CLKO

四定时器D

/ ALT Func键

CAN 2.0A / B

SCI0

GPIO

SCI1

GPIO

SPI

GPIO

专用

GPIO

XDB2

CGDB

XAB1

XAB2

16-Bit

56800

CORE

XTAL

CLOCK GEN

EXTAL

打断

控制

COP /

看门狗

COP复位

模块控制

地址总线[ 8：0]

数据总线〔 15：0]

应用

化专用

内存&

外设

IPBus桥

（ IPBB ）

外

公共汽车

接口

单位

外

地址总线

开关

外

数据总线

开关

公共汽车

控制

A[00:05]

PS选择

DS选择

WR启用

RD启用

A [ 06:15 ]或

GPIO - E2 ： E3 &

GPIO - A0 ： A7

D[00:15]

包括TCS引脚是保留给工厂使用，并连接到VSS

56F807框图

56F807技术数据技术数据，版本15

飞思卡尔半导体公司

第一部分概述

1.1 56F807特点

1.1.1

处理核心

高效的16位56800系列采用双哈佛架构控制器引擎

多达40个每秒百万条指令（ MIPS ）在80MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

两个36位累加器，包括扩展位

16位双向桶形移位器

具有独特的处理器的寻址模式并行指令集

硬件DO和REP循环

三个内部地址总线和一个外部地址总线

四个内部数据总线和一个外部数据总线

指令集同时支持DSP和控制器功能

控制器寻址风格的紧凑型码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /一旦调试编程接口

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括一个低成本，高容量的闪存解决方案

— 60K

闪存程序存储器的16位字

— 2K

的程序RAM的16位字

— 8K

数据闪存的16位字

— 4K

数据RAM的16位字

— 2K

引导闪存的16位字

片外存储器扩展功能的可编程为0 ， 4,8 ，或12的等待状态

- 多达64K

数据存储器16位

- 多达64K

程序存储器16位

1.1.3

外围电路的56F807

两个脉宽调制器模块各有六个PWM输出， 3电流检测输入和四个

故障输入，容错设计，插入死区时间，同时支持中心 - 边沿对齐模式

4个12位模拟至数字转换器（ADC ），它支持四个同时与转换

四， 4芯多路输入; ADC和PWM模块可以同步

每个单元有四个输入或两个附加的四定时器的两个正交解码器

56F807技术数据技术数据，版本15

飞思卡尔半导体公司

56F807说明

两个专用的通用四定时器共六个引脚：定时器C有两个引脚，定时器D带

四个引脚

CAN 2.0 B模块，带2针端口，用于发送和接收

两个串行通信各有两个引脚（或四个额外的GPIO线）接口

串行外设接口（ SPI ），可配置4针端口（或四个额外的GPIO线）

计算机正常操作（COP ）看门狗定时器

两个专用的外部中断引脚

14专用的通用I / O（ GPIO）引脚， 18多路GPIO引脚

外部复位输入管脚硬件复位

外部复位输出引脚复位系统

JTAG /片上仿真（一次）的不显眼，处理器速度无关调试

软件编程，锁相环基于频率合成器，用于在控制器的核心时钟

1.1.4

能源信息

在制造高密度CMOS与5V兼容， TTL兼容的数字输入

采用3.3V单电源供电

片上稳压器为数字和模拟电路，以降低成本和减少噪音

等待和停止模式下可用

1.2 56F807说明

该56F807是处理器的56800芯基家族的一个成员。它结合，在单个芯片上，该

一个DSP的处理能力和微控制器具有灵活的外设的功能

创建一个极具成本效益的解决方案。由于其成本低，配置灵活和紧凑的

程序代码，所述56F807是非常适合于许多应用。该56F807包括很多外设

这是用于诸如运动控制，智能家电，步进电机，编码器特别有用，

转速计，限位开关，电源及控制，汽车控制，发动机管理，噪声

抑制，远程电表抄表，工业控制电源，照明和自动化。

56800的核心是基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。该MCU式的编程模型和

优化的指令集允许直接的新一代高效，紧凑的DSP和控制代码。

该指令集也是C / C ++编译器的高效，使优化的快速发展

控制应用。

的56F807支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。该56F807还提供了两个外部

专用的中断线路和多达32个通用输入/输出（GPIO ）线，这取决于周

配置。

该56F807控制器包括60K ，程序闪存的16位字和数据闪存8K字（每

编程通过JTAG口）与程序RAM为2K字和数据RAM 4K字。它

还支持从外部存储器执行程序。

56F807技术数据技术数据，版本15

飞思卡尔半导体公司

56F802

数据表

技术参数

56F800

16-bit

数字信号

控制器

DSP56F802

启示录7

07/2005

freescale.com

56F802概述

高达30 MIPS的工作在60MHz的核心频率

高达40 MIPS的工作在80MHz的核心频率

DSP和MCU功能集成于一个统一的，

C-高效的架构

MCU友好的指令集同时支持DSP和

控制器功能： MAC ，位操作单元， 14

寻址模式

硬件DO和REP循环

6通道PWM模块有故障输入

两个12位ADC （1× 2路， 1 ×3通道）

- 串行通信接口（ SCI ）

两个通用定时器四路与2外部

输出

16位字（ 16KB ）程序闪存

16位字（ 2KB ）程序RAM

16位字（4KB）数据闪存

16位字（ 2KB ）数据RAM

16位字（ 4KB ）引导闪存

JTAG /次

端口进行调试

片张弛振荡器

4共同GPIO

32引脚LQFP封装

PWM输出

A0故障

PWMA

RESET

JTAG /

一旦

PORT

VCAPC V

* V

DDA

数字注册

模拟注册

SSA

A/D1

A/D2

VREF

ADC

打断

调节器

低电压

监

程序控制器

和

硬件循环机组

地址

GENERATION

单位

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

两个36位累加器

位

操作

单位

四定时器C

四定时器D

或GPIO

程序存储器

8188 ×16闪光

1024 ×16的SRAM

引导闪存

2048x 16闪光

数据存储器

2048× 16闪光

1024 ×16的SRAM

PAB

PDB

IPBB

控制

放松

振荡器

PLL

XDB2

CGDB

XAB1

XAB2

SCI0

GPIO

打断

控制

COP /

看门狗

COP复位

模块控制

地址总线[ 8：0]

数据总线〔 15：0]

16-Bit

56800

CORE

应用

化专用

内存&

外设

IPBus桥

（ IPBB ）

包括TCS引脚是保留给工厂使用，并连接到VSS

56F802框图

56F802技术数据，版本7

飞思卡尔半导体公司

第一部分概述

1.1 56F802特点

1.1.1

处理核心

高效的16位56800系列采用双哈佛架构控制器引擎

多达40个每秒百万条指令（ MIPS ）在80 MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

两个36位累加器，包括扩展位

16位双向桶形移位器

具有独特的处理器的寻址模式并行指令集

硬件DO和REP循环

三个内部地址总线和一个外部地址总线

四个内部数据总线和一个外部数据总线

指令集同时支持DSP和控制器功能

控制器寻址风格的紧凑型码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /一旦调试编程接口

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括一个低成本，高容量的闪存解决方案

— 8K

的程序闪存的16位字

— 1K

的程序RAM的16位字

— 2K

数据闪存的16位字

— 1K

数据RAM的16位字

— 2K

引导闪存的16位字

可编程的引导闪存支持的存储的代码通过一个定制的启动代码和现场升级

各种接口（JTAG）

1.1.3

外围电路的56F802

脉宽调制器（ PWM）与死区时间插入和故障保护六个PWM输出;

支持中心 - 边沿对齐模式

两个12位模拟 - 数字转换器（ADC ）， 1× 2信道和1× 3信道，其支持两个

同时转换; ADC和PWM模块可以同步

两个通用定时器四路与两个外部引脚（或两个GPIO ）

串行通信接口（ SCI）与两个引脚（或两个GPIO ）

四个多路通用I / O（ GPIO ）引脚

56F802技术数据，版本7

飞思卡尔半导体公司

56F802说明

计算机正常操作（COP ）看门狗定时器

通过GPIO外部中断

微调片上张弛振荡器

外部复位引脚用于硬件复位

JTAG /片上仿真（一次）的不显眼，处理器速度无关调试

软件编程，锁相环基于频率合成器，用于在控制器的核心时钟

1.1.4

能源信息

在制造高密度CMOS与5V兼容， TTL兼容的数字输入

采用3.3V单电源供电

片上稳压器为数字和模拟电路，以降低成本和减少噪音

等待和停止模式下可用

集成电源管理器

1.2 56F802说明

该56F802是处理器的56800芯基家族的一个成员。它结合，在单个芯片上，该

一个DSP的处理能力和微控制器具有灵活的外设的功能

创建一个极具成本效益的解决方案。因为它的成本低，结构的灵活性，并

紧凑的程序代码，所述56F802是非常适合于许多应用。该56F802包括许多

的外围设备，这对于应用，如运动控制，家电产品，编码器特别有用，

转速计，限位开关，电源及控制，发动机管理和工业控制

电力，照明，自动化和暖通空调。

56800的核心是基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格

模型和优化的指令集使率直代高效，紧凑的代码为

DSP和MCU应用。该指令集也是高效的C编译器，能够迅速实现

开发优化控制应用。

的56F802支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。该56F802还提供和最多4个

通用输入/输出（ GPIO ）线，这取决于外设配置。

该56F802控制器包括程序闪存8K字（ 16位）和数据闪存2K字（每

编程通过JTAG口）与程序和数据RAM的1K字。共2K的

的引导闪存字结合，方便客户包括现场可编程软件程序

可用于编程的主要程序和数据闪存区域。程序和数据闪存

问君能有独立的批量擦除或擦除在256个字的页面大小。引导闪存

也可以是块状或页擦除。

该56F802的关键应用程序特定的功能是加入了一个脉冲宽度调制器（ PWM ）

模块。该模块集成了6相辅相成的，独立的可编程PWM信号输出

以提高电动机的控制功能。补充操作允许可编程死区时间

56F802技术数据，版本7

飞思卡尔半导体公司