【飞思卡尔半导体公司DSP56F801/D牧师13.0 ， 02/200456F801技术参数56F8】,IC型号DSP56F801FA60,DSP56F801FA60 PDF资料,DSP56F801FA60经销商,ic,电子元器件-51电子网

飞思卡尔半导体公司

DSP56F801/D

牧师13.0 ， 02/2004

56F801

技术参数

56F801 16位混合控制器

高达30 MIPS的工作在60MHz的核心

频率

高达40 MIPS的工作在80MHz的核心

频率

DSP和MCU功能集成于一个统一的，

C-高效的架构

MCU友好的指令集支持

DSP和控制功能： MAC ，位

操纵单元14的寻址模式

硬件DO和REP循环

6通道PWM模块

两个4通道， 12位ADC

串行通信接口（SCI）

PWM输出

16位字的程序闪存

16位字程序RAM

16位字数据闪存

个16位字的数据RAM

16位字引导闪存

串行外设接口（SPI ）

通用四定时器

JTAG /次

端口进行调试

片上张弛振荡器

11共享GPIO

48引脚LQFP封装

飞思卡尔半导体公司...

PWMA

RESET

IRQA

JTAG /

一旦

PORT

VCAPC V

数字注册

模拟注册

DDA

SSA

错误输入

A/D1

A/D2

VREF

ADC

打断

调节器

低电压

监

程序控制器

和

硬件循环机组

地址

GENERATION

单位

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

两个36位累加器

位

操作

单位

四定时器C

四定时器D

或GPIO

程序存储器

8188 ×16闪光

1024 ×16的SRAM

引导闪存

2048× 16闪光

数据存储器

2048× 16闪光

1024 ×16的SRAM

PAB

PDB

IPBB

控制

PLL

XDB2

CGDB

XAB1

XAB2

16-Bit

56800

CORE

CLOCK GEN

或可选

国内

松弛振荡器。

GPIOB3/XTAL

GPIOB2/EXTAL

SCI0

GPIO

打断

控制

COP /

看门狗

COP复位

模块控制

地址总线[ 8：0]

数据总线〔 15：0]

SPI

GPIO

应用程序 -

具体

内存&

外设

IPBus桥

（ IPBB ）

包括TCS引脚是保留给工厂使用，并连接到VSS

图1. 56F801框图

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

第一部分概述

1.1 56F801特点

1.1.1

数字信号处理芯

高效的16位56800系列采用双哈佛架构的混合动力发动机控制器

多达40个每秒百万条指令（ MIPS ）在80MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

两个36位累加器，包括扩展位

16位双向桶形移位器

具有独特的DSP处理模式并行指令集

硬件DO和REP循环

三个内部地址总线和一个外部地址总线

四个内部数据总线和一个外部数据总线

指令集同时支持DSP和控制器功能

控制器寻址风格的紧凑型码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /一旦调试编程接口

飞思卡尔半导体公司...

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括一个低成本，高容量的闪存解决方案

— 8K

的程序闪存的16位字

— 1K

的程序RAM的16位字

— 2K

数据闪存的16位字

— 1K

数据RAM的16位字

— 2K

引导闪存的16位字

可编程的引导闪存支持自定义启动代码和现场存储代码升级

通过各种接口（JTAG ， SPI）的

1.1.3

外围电路的56F801

脉宽调制器（ PWM）与六个PWM输出，两路故障输入，容错设计

死区时间插入;支持中心 - 边沿对齐模式

两个12位模拟至数字转换器（ADC ），它同时支持两个转换

有两个4多路输入; ADC和PWM模块可以同步

通用四定时器：有三个引脚（或三个额外的GPIO线）定时器D

串行通信接口（ SCI）的两个引脚（或两个额外的GPIO线）

串行外设接口（ SPI ），可配置4针端口（或四个额外的GPIO线）

56F801技术数据

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

56F801说明

十一点多路通用I / O（ GPIO ）引脚

计算机正常操作（COP ）看门狗定时器

一个专用的外部中断引脚

外部复位引脚用于硬件复位

JTAG /片上仿真（一次）的不显眼，处理器速度无关调试

软件编程，锁相环基于频率合成器，用于混合控制器

核心频率

无论是外部晶体振荡器或片上张弛振荡器的振荡灵活性

为降低系统成本和两个额外的GPIO线

1.1.4

能源信息

在制造高密度CMOS与5V兼容， TTL兼容的数字输入

采用3.3V单电源供电

片上稳压器为数字和模拟电路，以降低成本和减少噪音

等待和停止模式下可用

飞思卡尔半导体公司...

1.2 56F801说明

该56F801是混合动力控制器的56800核心的家族中的一员。它结合，在单

芯片中， DSP的处理能力和一个微控制器与一组灵活的功能

外围设备创建一个极具成本效益的解决方案。因为其成本低，配置灵活性

和紧凑的程序代码，所述56F801是非常适合于许多应用。该56F801包括许多

的外围设备，这对于应用，如运动控制，智能家电，步进机特别有用，

编码器，转速计，限位开关，电源及控制，汽车控制，发动机管理，

噪声抑制，远程电表抄表，工业控制，电源，照明和自动化。

56800的核心是基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格

模型和优化的指令集使率直代高效，紧凑的代码为

DSP和MCU应用。该指令集也是高效的C编译器，能够迅速实现

开发优化控制应用。

的56F801支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。该56F801还提供了一个外部

专用的中断线路和高达11通用输入/输出（GPIO ）线，这取决于周

配置。

该56F801控制器包括程序闪存8K字（ 16位）和数据闪存2K字（每

编程通过JTAG口）与程序和数据RAM的1K字。共2K字

的引导闪存结合，方便客户包括现场可编程软件程序，可以

用于编程的主要程序和数据闪存区域。程序和数据闪存

问君能有独立的批量擦除或擦除在256个字的页面大小。引导闪存

也可以是块状或页擦除。

该56F801的关键应用程序特定的功能是加入了一个脉冲宽度调制器（ PWM ）

模块。该模块集成了6相辅相成的，独立的可编程PWM信号输出

加强电机控制功能。补充操作允许可编程死区时间插入，

56F801技术数据

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

和独立的顶部和底部输出极性控制。上计数器的值是可编程的，以支持一个

连续可变的PWM频率。这两个边沿和中心对齐的同步脉冲宽度控制（ 0 ％

到100％调制）的支持。该设备能够控制大部分电机类型：交流感应电机（ AC

异步电动机），两个BDC和无刷直流电机（有刷和无刷直流电机）， SRM和VRM （交换和

可变磁阻电动机）和步进电机。所有的PWM集成故障保护和循环逐

周期电流有足够的输出驱动能力的限制，可直接驱动标准的光隔离器。一

“烟雾封锁” ，写一次关键参数保护功能也包括在内。 PWM的是双

缓冲，包括中断控制，允许整体重装率是可编程的，从1到16。

PWM模块提供一个参考输出同步模拟 - 数字转换器。

该56F801集成了一个8个输入，12位模拟 - 数字转换器（ADC ）。全套标准

可编程的外围设备提供，其中包括一个串行通信接口（ SCI ），串行

外围接口（SPI），和两个四定时器。任何这些接口可以被用作通用

输入/输出（ GPIO），如果不需要该功能。片上张弛振荡器提供了灵活性

中的任一芯片上或芯片的定时操作外部供给的频率参考的选择。

应用程序代码被用来选择哪个源被使用。

飞思卡尔半导体公司...

艺术开发环境1.3状态

处理器专家

（ PE）提供了快速应用设计（ RAD ）工具，它结合了易于

使用基于组件的软件应用程序的创建与专家知识体系。

该守则战士集成开发环境是代码导航一个复杂的工具，

编译和调试。一套完整的评估板（EVM ）和开发系统

显卡支持并行工程。总之， PE ，码战士以及EVM的创建

方便，快捷，高效的开发完整的，可扩展的工具解决方案。

1.4产品文档

在列出的四个文件

表1

都需要一个完整的说明和适当的设计与

56F801 。文档可从当地的分销商，摩托罗拉，摩托罗拉半导体销售

办公室，摩托罗拉文学配送中心，或在网上

www.motorola.com/semiconductors 。

表1. 56F801芯片文档

话题

DSP56800

家庭手册

DSP56F801/803/805/807

用户手册

56F801

技术数据表

56F801

产品简介

DSP56F801

勘误表

描述

详细描述， 56800系列的架构，并

16位内核处理器和指令集

存储器，外围设备和接口的详细描述

该56F801 ， 56F803 ， 56F805和56F807的

电气和时序规范，引脚说明，并

包装说明（本文档）

概要描述和56F801核心的框图

内存，外围设备和接口

细节可能存在的任何问题芯片

订单号

DSP56800FM/D

DSP56F801-7UM/D

DSP56F801/D

DSP56F801PB/D

DSP56F801E/D

欲了解更多有关该产品，

转到： www.freescale.com

56F801技术数据

飞思卡尔半导体公司

数据表约定

1.5数据表约定

本数据手册使用以下约定：

横线

这是用来表示一个信号时拉低即处于激活状态。例如， RESET引脚

活跃的时候很低。

高真（高电平有效）信号为高或低真（低电平有效）信号为低。

高真（高电平有效）信号为低或低真（低电平有效）信号为高。

信号/符号

针

逻辑状态

真

假

真

假

信号状态

断言

拉高

断言

拉高

电压

“断言”

“无效”

示例：

飞思卡尔半导体公司...

针

值V

, V

和V

个别产品的规格定义。

第2部分信号/连接说明

2.1简介

的56F801的输入和输出信号被组织成官能团，如图

表2

和

如图

图2中。

表3

通过

表13

每个表行描述的信号或信号

本上的销。

表2.功能组引脚分配

功能群

电源（V

或V

DDA

)

地面（V

或V

SSA

)

供应电容器

PLL和时钟

中断和程序控制

脉宽调制器（ PWM ）端口

串行外设接口（SPI ）端口

串行通信接口（ SCI ）端口

模拟数字转换器（ ADC ）端口

四定时器模块端口

JTAG /片上仿真（一次）

另外， GPIO引脚

数

引脚

详细

描述

表3

表4

表5

表6

表7

表8

表9

表10

表11

表12

表13

56F801技术数据

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

DSP56F801/D

牧师13.0 ， 02/2004

56F801

技术参数

56F801 16位混合控制器

高达30 MIPS的工作在60MHz的核心

频率

高达40 MIPS的工作在80MHz的核心

频率

DSP和MCU功能集成于一个统一的，

C-高效的架构

MCU友好的指令集支持

DSP和控制功能： MAC ，位

操纵单元14的寻址模式

硬件DO和REP循环

6通道PWM模块

两个4通道， 12位ADC

串行通信接口（SCI）

PWM输出

16位字的程序闪存

16位字程序RAM

16位字数据闪存

个16位字的数据RAM

16位字引导闪存

串行外设接口（SPI ）

通用四定时器

JTAG /次

端口进行调试

片上张弛振荡器

11共享GPIO

48引脚LQFP封装

飞思卡尔半导体公司...

PWMA

RESET

IRQA

JTAG /

一旦

PORT

VCAPC V

数字注册

模拟注册

DDA

SSA

错误输入

A/D1

A/D2

VREF

ADC

打断

调节器

低电压

监

程序控制器

和

硬件循环机组

地址

GENERATION

单位

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

两个36位累加器

位

操作

单位

四定时器C

四定时器D

或GPIO

程序存储器

8188 ×16闪光

1024 ×16的SRAM

引导闪存

2048× 16闪光

数据存储器

2048× 16闪光

1024 ×16的SRAM

PAB

PDB

IPBB

控制

PLL

XDB2

CGDB

XAB1

XAB2

16-Bit

56800

CORE

CLOCK GEN

或可选

国内

松弛振荡器。

GPIOB3/XTAL

GPIOB2/EXTAL

SCI0

GPIO

打断

控制

COP /

看门狗

COP复位

模块控制

地址总线[ 8：0]

数据总线〔 15：0]

SPI

GPIO

应用程序 -

具体

内存&

外设

IPBus桥

（ IPBB ）

包括TCS引脚是保留给工厂使用，并连接到VSS

图1. 56F801框图

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

第一部分概述

1.1 56F801特点

1.1.1

数字信号处理芯

高效的16位56800系列采用双哈佛架构的混合动力发动机控制器

多达40个每秒百万条指令（ MIPS ）在80MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

两个36位累加器，包括扩展位

16位双向桶形移位器

具有独特的DSP处理模式并行指令集

硬件DO和REP循环

三个内部地址总线和一个外部地址总线

四个内部数据总线和一个外部数据总线

指令集同时支持DSP和控制器功能

控制器寻址风格的紧凑型码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /一旦调试编程接口

飞思卡尔半导体公司...

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括一个低成本，高容量的闪存解决方案

— 8K

的程序闪存的16位字

— 1K

的程序RAM的16位字

— 2K

数据闪存的16位字

— 1K

数据RAM的16位字

— 2K

引导闪存的16位字

可编程的引导闪存支持自定义启动代码和现场存储代码升级

通过各种接口（JTAG ， SPI）的

1.1.3

外围电路的56F801

脉宽调制器（ PWM）与六个PWM输出，两路故障输入，容错设计

死区时间插入;支持中心 - 边沿对齐模式

两个12位模拟至数字转换器（ADC ），它同时支持两个转换

有两个4多路输入; ADC和PWM模块可以同步

通用四定时器：有三个引脚（或三个额外的GPIO线）定时器D

串行通信接口（ SCI）的两个引脚（或两个额外的GPIO线）

串行外设接口（ SPI ），可配置4针端口（或四个额外的GPIO线）

56F801技术数据

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

56F801说明

十一点多路通用I / O（ GPIO ）引脚

计算机正常操作（COP ）看门狗定时器

一个专用的外部中断引脚

外部复位引脚用于硬件复位

JTAG /片上仿真（一次）的不显眼，处理器速度无关调试

软件编程，锁相环基于频率合成器，用于混合控制器

核心频率

无论是外部晶体振荡器或片上张弛振荡器的振荡灵活性

为降低系统成本和两个额外的GPIO线

1.1.4

能源信息

在制造高密度CMOS与5V兼容， TTL兼容的数字输入

采用3.3V单电源供电

片上稳压器为数字和模拟电路，以降低成本和减少噪音

等待和停止模式下可用

飞思卡尔半导体公司...

1.2 56F801说明

该56F801是混合动力控制器的56800核心的家族中的一员。它结合，在单

芯片中， DSP的处理能力和一个微控制器与一组灵活的功能

外围设备创建一个极具成本效益的解决方案。因为其成本低，配置灵活性

和紧凑的程序代码，所述56F801是非常适合于许多应用。该56F801包括许多

的外围设备，这对于应用，如运动控制，智能家电，步进机特别有用，

编码器，转速计，限位开关，电源及控制，汽车控制，发动机管理，

噪声抑制，远程电表抄表，工业控制，电源，照明和自动化。

56800的核心是基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格

模型和优化的指令集使率直代高效，紧凑的代码为

DSP和MCU应用。该指令集也是高效的C编译器，能够迅速实现

开发优化控制应用。

的56F801支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。该56F801还提供了一个外部

专用的中断线路和高达11通用输入/输出（GPIO ）线，这取决于周

配置。

该56F801控制器包括程序闪存8K字（ 16位）和数据闪存2K字（每

编程通过JTAG口）与程序和数据RAM的1K字。共2K字

的引导闪存结合，方便客户包括现场可编程软件程序，可以

用于编程的主要程序和数据闪存区域。程序和数据闪存

问君能有独立的批量擦除或擦除在256个字的页面大小。引导闪存

也可以是块状或页擦除。

该56F801的关键应用程序特定的功能是加入了一个脉冲宽度调制器（ PWM ）

模块。该模块集成了6相辅相成的，独立的可编程PWM信号输出

加强电机控制功能。补充操作允许可编程死区时间插入，

56F801技术数据

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

和独立的顶部和底部输出极性控制。上计数器的值是可编程的，以支持一个

连续可变的PWM频率。这两个边沿和中心对齐的同步脉冲宽度控制（ 0 ％

到100％调制）的支持。该设备能够控制大部分电机类型：交流感应电机（ AC

异步电动机），两个BDC和无刷直流电机（有刷和无刷直流电机）， SRM和VRM （交换和

可变磁阻电动机）和步进电机。所有的PWM集成故障保护和循环逐

周期电流有足够的输出驱动能力的限制，可直接驱动标准的光隔离器。一

“烟雾封锁” ，写一次关键参数保护功能也包括在内。 PWM的是双

缓冲，包括中断控制，允许整体重装率是可编程的，从1到16。

PWM模块提供一个参考输出同步模拟 - 数字转换器。

该56F801集成了一个8个输入，12位模拟 - 数字转换器（ADC ）。全套标准

可编程的外围设备提供，其中包括一个串行通信接口（ SCI ），串行

外围接口（SPI），和两个四定时器。任何这些接口可以被用作通用

输入/输出（ GPIO），如果不需要该功能。片上张弛振荡器提供了灵活性

中的任一芯片上或芯片的定时操作外部供给的频率参考的选择。

应用程序代码被用来选择哪个源被使用。

飞思卡尔半导体公司...

艺术开发环境1.3状态

处理器专家

（ PE）提供了快速应用设计（ RAD ）工具，它结合了易于

使用基于组件的软件应用程序的创建与专家知识体系。

该守则战士集成开发环境是代码导航一个复杂的工具，

编译和调试。一套完整的评估板（EVM ）和开发系统

显卡支持并行工程。总之， PE ，码战士以及EVM的创建

方便，快捷，高效的开发完整的，可扩展的工具解决方案。

1.4产品文档

在列出的四个文件

表1

都需要一个完整的说明和适当的设计与

56F801 。文档可从当地的分销商，摩托罗拉，摩托罗拉半导体销售

办公室，摩托罗拉文学配送中心，或在网上

www.motorola.com/semiconductors 。

表1. 56F801芯片文档

话题

DSP56800

家庭手册

DSP56F801/803/805/807

用户手册

56F801

技术数据表

56F801

产品简介

DSP56F801

勘误表

描述

详细描述， 56800系列的架构，并

16位内核处理器和指令集

存储器，外围设备和接口的详细描述

该56F801 ， 56F803 ， 56F805和56F807的

电气和时序规范，引脚说明，并

包装说明（本文档）

概要描述和56F801核心的框图

内存，外围设备和接口

细节可能存在的任何问题芯片

订单号

DSP56800FM/D

DSP56F801-7UM/D

DSP56F801/D

DSP56F801PB/D

DSP56F801E/D

欲了解更多有关该产品，

转到： www.freescale.com

56F801技术数据

飞思卡尔半导体公司

数据表约定

1.5数据表约定

本数据手册使用以下约定：

横线

这是用来表示一个信号时拉低即处于激活状态。例如， RESET引脚

活跃的时候很低。

高真（高电平有效）信号为高或低真（低电平有效）信号为低。

高真（高电平有效）信号为低或低真（低电平有效）信号为高。

信号/符号

针

逻辑状态

真

假

真

假

信号状态

断言

拉高

断言

拉高

电压

“断言”

“无效”

示例：

飞思卡尔半导体公司...

针

值V

, V

和V

个别产品的规格定义。

第2部分信号/连接说明

2.1简介

的56F801的输入和输出信号被组织成官能团，如图

表2

和

如图

图2中。

表3

通过

表13

每个表行描述的信号或信号

本上的销。

表2.功能组引脚分配

功能群

电源（V

或V

DDA

)

地面（V

或V

SSA

)

供应电容器

PLL和时钟

中断和程序控制

脉宽调制器（ PWM ）端口

串行外设接口（SPI ）端口

串行通信接口（ SCI ）端口

模拟数字转换器（ ADC ）端口

四定时器模块端口

JTAG /片上仿真（一次）

另外， GPIO引脚

数

引脚

详细

描述

表3

表4

表5

表6

表7

表8

表9

表10

表11

表12

表13

56F801技术数据

欲了解更多有关该产品，

转到： www.freescale.com

56F807

数据表

初步的技术数据

56F800

16位数字信号控制器

DSP56F807

启15

01/2007

freescale.com

56F807概述

高达40 MIPS在80MHz的核心频率

DSP和MCU功能集成于一个统一的，

C-高效的架构

硬件DO和REP循环

MCU友好的指令集支持DSP

和控制器功能： MAC ，位操作

单元， 14寻址模式

60K

16位字（ 120KB ）程序闪存

16位字（4KB）程序RAM

16位字（ 16KB ）数据闪存

16位字（ 8KB）数据RAM

16位字（ 4KB ）引导闪存

高达64K

16位字（ 128KB ）的每一个外部

程序和数据存储器

两个6通道PWM模块

4个4通道， 12位ADC

两个正交解码器

CAN 2.0 B模块

两个串行通信接口（的SCI ）

串行外设接口（SPI ）

多达四个通用定时器四

JTAG /次

端口进行调试

14专用和共用18条GPIO线路

160引脚LQFP或160 MAPBGA包

PWM输出

电流检测输入

故障输入

PWM输出

电流检测输入

故障输入

A/D1

A/D2

A/D1

A/D2

ADCA

VREF

ADCB

VREF2

PWMA

RSTO

RESET

IRQA

EXTBOOT

IRQB

JTAG /

一旦

PORT

VPP

VCAPC V

10*

数字注册

DDA

SSA

模拟注册

PWMB

低电压

监

QUADRATURE

解码器0

/四定时器

QUADRATURE

解码器1

/四定时器B

四定时器C

打断

调节器

程序控制器

和

硬件循环机组

地址

GENERATION

单位

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

两个36位累加器

位

操作

单位

程序存储器

61440 ×16闪光

2048 ×16的SRAM

引导闪存

2048× 16闪光

数据存储器

8192 ×16闪光

4096 ×16的SRAM

PAB

PDB

IPBB

控制

PLL

CLKO

四定时器D

/ ALT Func键

CAN 2.0A / B

SCI0

GPIO

SCI1

GPIO

SPI

GPIO

专用

GPIO

XDB2

CGDB

XAB1

XAB2

16-Bit

56800

CORE

XTAL

CLOCK GEN

EXTAL

打断

控制

COP /

看门狗

COP复位

模块控制

地址总线[ 8：0]

数据总线〔 15：0]

应用

化专用

内存&

外设

IPBus桥

（ IPBB ）

外

公共汽车

接口

单位

外

地址总线

开关

外

数据总线

开关

公共汽车

控制

A[00:05]

PS选择

DS选择

WR启用

RD启用

A [ 06:15 ]或

GPIO - E2 ： E3 &

GPIO - A0 ： A7

D[00:15]

包括TCS引脚是保留给工厂使用，并连接到VSS

56F807框图

56F807技术数据技术数据，版本15

飞思卡尔半导体公司

第一部分概述

1.1 56F807特点

1.1.1

处理核心

高效的16位56800系列采用双哈佛架构控制器引擎

多达40个每秒百万条指令（ MIPS ）在80MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

两个36位累加器，包括扩展位

16位双向桶形移位器

具有独特的处理器的寻址模式并行指令集

硬件DO和REP循环

三个内部地址总线和一个外部地址总线

四个内部数据总线和一个外部数据总线

指令集同时支持DSP和控制器功能

控制器寻址风格的紧凑型码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /一旦调试编程接口

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括一个低成本，高容量的闪存解决方案

— 60K

闪存程序存储器的16位字

— 2K

的程序RAM的16位字

— 8K

数据闪存的16位字

— 4K

数据RAM的16位字

— 2K

引导闪存的16位字

片外存储器扩展功能的可编程为0 ， 4,8 ，或12的等待状态

- 多达64K

数据存储器16位

- 多达64K

程序存储器16位

1.1.3

外围电路的56F807

两个脉宽调制器模块各有六个PWM输出， 3电流检测输入和四个

故障输入，容错设计，插入死区时间，同时支持中心 - 边沿对齐模式

4个12位模拟至数字转换器（ADC ），它支持四个同时与转换

四， 4芯多路输入; ADC和PWM模块可以同步

每个单元有四个输入或两个附加的四定时器的两个正交解码器

56F807技术数据技术数据，版本15

飞思卡尔半导体公司

56F807说明

两个专用的通用四定时器共六个引脚：定时器C有两个引脚，定时器D带

四个引脚

CAN 2.0 B模块，带2针端口，用于发送和接收

两个串行通信各有两个引脚（或四个额外的GPIO线）接口

串行外设接口（ SPI ），可配置4针端口（或四个额外的GPIO线）

计算机正常操作（COP ）看门狗定时器

两个专用的外部中断引脚

14专用的通用I / O（ GPIO）引脚， 18多路GPIO引脚

外部复位输入管脚硬件复位

外部复位输出引脚复位系统

JTAG /片上仿真（一次）的不显眼，处理器速度无关调试

软件编程，锁相环基于频率合成器，用于在控制器的核心时钟

1.1.4

能源信息

在制造高密度CMOS与5V兼容， TTL兼容的数字输入

采用3.3V单电源供电

片上稳压器为数字和模拟电路，以降低成本和减少噪音

等待和停止模式下可用

1.2 56F807说明

该56F807是处理器的56800芯基家族的一个成员。它结合，在单个芯片上，该

一个DSP的处理能力和微控制器具有灵活的外设的功能

创建一个极具成本效益的解决方案。由于其成本低，配置灵活和紧凑的

程序代码，所述56F807是非常适合于许多应用。该56F807包括很多外设

这是用于诸如运动控制，智能家电，步进电机，编码器特别有用，

转速计，限位开关，电源及控制，汽车控制，发动机管理，噪声

抑制，远程电表抄表，工业控制电源，照明和自动化。

56800的核心是基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。该MCU式的编程模型和

优化的指令集允许直接的新一代高效，紧凑的DSP和控制代码。

该指令集也是C / C ++编译器的高效，使优化的快速发展

控制应用。

的56F807支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。该56F807还提供了两个外部

专用的中断线路和多达32个通用输入/输出（GPIO ）线，这取决于周

配置。

该56F807控制器包括60K ，程序闪存的16位字和数据闪存8K字（每

编程通过JTAG口）与程序RAM为2K字和数据RAM 4K字。它

还支持从外部存储器执行程序。

56F807技术数据技术数据，版本15

飞思卡尔半导体公司

56F801

数据表

初步的技术数据

56F800

16位数字信号控制器

DSP56F801

启示录17

09/2007

freescale.com

文档修订历史记录

版本历史

启示录17

变化的说明

补充修订历史。

加入这个文本脚注2

表3-8：

“不过，高脉冲宽度不必

是低脉冲宽度的任何特别的百分比“。

56F801概述

高达30 MIPS的工作在60MHz的核心频率

高达40 MIPS的工作在80MHz的核心频率

DSP和MCU功能集成于一个统一的，

C-高效的架构

MCU友好的指令集同时支持DSP和

控制器功能： MAC ，位操作单元， 14

寻址模式

硬件DO和REP循环

6通道PWM模块

双4通道， 12位ADC

- 串行通信接口（ SCI ）

- 串行外设接口（SPI）

16位字（ 16KB ）程序闪存

16位字（ 2KB ）程序RAM

16位字（4KB）数据闪存

16位字（ 2KB ）数据RAM

16位字（ 4KB ）引导闪存

通用四定时器

JTAG /次

端口进行调试

片张弛振荡器

11共享GPIO

采用48引脚LQFP封装

PWM输出

PWMA

RESET

IRQA

JTAG /

一旦

PORT

VCAPC V

数字注册

模拟注册

DDA

SSA

错误输入

A/D1

A/D2

VREF

ADC

打断

调节器

低电压

监

程序控制器

和

硬件循环机组

地址

GENERATION

单位

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

两个36位累加器

位

操作

单位

四定时器C

四定时器D

或GPIO

程序存储器

8188 ×16闪光

1024 ×16的SRAM

引导闪存

2048× 16闪光

数据存储器

2048× 16闪光

1024 ×16的SRAM

PAB

PDB

IPBB

控制

PLL

XDB2

CGDB

XAB1

XAB2

16-Bit

56800

CORE

CLOCK GEN

或可选

国内

松弛振荡器。

GPIOB3/XTAL

GPIOB2/EXTAL

SCI0

GPIO

打断

控制

COP /

看门狗

COP复位

模块控制

地址总线[ 8：0]

数据总线〔 15：0]

SPI

GPIO

应用

化专用

内存&

外设

IPBus桥

（ IPBB ）

包括TCS引脚是保留给工厂使用，并连接到VSS

56F801框图

56F801技术数据，启示录17

飞思卡尔半导体公司

第一部分概述

1.1 56F801特点

1.1.1

数字信号处理芯

高效的16位56800系列采用双哈佛架构控制器引擎

多达40个每秒百万条指令（ MIPS ）在80MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

两个36位累加器，包括扩展位

16位双向桶形移位器

具有独特的处理器的寻址模式并行指令集

硬件DO和REP循环

三个内部地址总线和一个外部地址总线

四个内部数据总线和一个外部数据总线

指令集同时支持DSP和控制器功能

控制器寻址风格的紧凑型码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /一旦调试编程接口

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括一个低成本，高容量的闪存解决方案

— 8K

的程序闪存的16位字

— 1K

的程序RAM的16位字

— 2K

数据闪存的16位字

— 1K

数据RAM的16位字

— 2K

引导闪存的16位字

可编程的引导闪存支持的存储的代码通过一个定制的启动代码和现场升级

各种接口（JTAG ， SPI）的

1.1.3

外围电路的56F801

脉宽调制器（ PWM）与六个PWM输出，两路故障输入，容错设计与死区时间

插入;支持中心 - 边沿对齐模式

两个12位模拟 - 数字转换器（ADC ），它同时支持两个转换具有两个

4 ，多路输入; ADC和PWM模块可以同步

通用四定时器：有三个引脚（或三个额外的GPIO线）定时器D

串行通信接口（ SCI）的两个引脚（或两个额外的GPIO线）

串行外设接口（ SPI ），可配置4针端口（或四个额外的GPIO线）

56F801技术数据，启示录17

飞思卡尔半导体公司

56F801说明

十一点多路通用I / O（ GPIO ）引脚

计算机正常操作（COP ）看门狗定时器

一个专用的外部中断引脚

外部复位引脚用于硬件复位

JTAG /片上仿真（一次）的不显眼，处理器速度无关调试

软件编程，锁相环基于频率合成器，用于在控制器的核心时钟

无论是外部晶体振荡器或片上张弛振荡器的振荡之间灵活

更低的系统成本和两个额外的GPIO线

1.1.4

能源信息

在制造高密度CMOS与5V兼容， TTL兼容的数字输入

采用3.3V单电源供电

片上稳压器为数字和模拟电路，以降低成本和减少噪音

等待和停止模式下可用

1.2 56F801说明

该56F801是处理器的56800芯基家族的一个成员。它结合，在单个芯片上，该

一个DSP的处理能力和微控制器具有灵活的外设的功能

创建一个极具成本效益的解决方案。因为它的成本低，结构的灵活性，并

紧凑的程序代码，所述56F801是非常适合于许多应用。该56F801包括许多

的外围设备，这对于应用，如运动控制，智能家电，步进机特别有用，

编码器，转速计，限位开关，电源及控制，汽车控制，发动机

管理，噪声抑制，远程电表抄表，工业控制，电源，照明，以及

自动化。

56800的核心是基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格

模型和优化的指令集使率直代高效，紧凑的代码为

DSP和MCU应用。该指令集也是高效的C编译器，能够迅速实现

开发优化控制应用。

的56F801支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。该56F801还提供了一个外部

专用的中断线路和高达11通用输入/输出（GPIO ）线，这取决于周

配置。

该56F801控制器包括程序闪存8K字（ 16位）和数据闪存2K字（每

编程通过JTAG口）与程序和数据RAM的1K字。共2K的

的引导闪存字结合，方便客户包括现场可编程软件程序

可用于编程的主要程序和数据闪存区域。程序和数据闪存

问君能有独立的批量擦除或擦除在256个字的页面大小。引导闪存

也可以是块状或页擦除。

56F801技术数据，启示录17

飞思卡尔半导体公司