第一部分概述
1.1 56857特点
1.1.1
数字信号处理芯
采用双哈佛架构高效的16位引擎
120每秒百万条指令（ MIPS ），在120MHz的核心频率
单周期16
×
16位的并行乘法器 - 累加器（ MAC）的
四（4 ） 36位累加器，包括扩展位
16位双向移位
具有独特的DSP处理模式并行指令集
硬件DO和REP循环
三（3）内部地址总线
四（4）内部数据总线
指令集同时支持DSP和控制器功能
四（4 ）硬件中断级别
五（ 5 ）软件中断级别
控制器风格的寻址紧凑的代码模式和指令
高效C编译器和局部变量的支持
软件子程序和中断堆栈深度仅受内存的限制
JTAG /增强一次调试编程接口
1.1.2
内存
哈佛体系结构允许多达三（3）同时访问程序和数据存储器
片上存储器
— 40K
×
16位程序RAM
— 24K
×
16位数据RAM
— 1K
×
16位Boot ROM
- 用于芯片选择逻辑为专用GPIO
1.1.3
外围电路为56857
通用16位四定时器*
两个串行通信接口（ SCI ） *
串行外设接口（SPI ）端口*
二（ 2 ）增强型同步串行接口（ ESSI ）模块*
计算机正常操作（ COP ） /看门狗定时器
JTAG /增强型片上仿真（一次）的不显眼，实时调试
DMA六（6 ）个独立通道
56857技术数据，版本6
4
飞思卡尔半导体公司
56857说明
8位并行主机接口*
一天中的时间
高达47个GPIO
*每个外设I / O ，可交替使用的I / O ，如果不是需要一个通用
1.1.4
能源信息
制作与3.3V ， TTL兼容的数字输入高密度CMOS
等待和停止模式下可用
1.2 56857说明
该56857是控制器的56800E内核基于家族的一个成员。它结合，在单个芯片上，该
一个数字信号处理器（ DSP）和微控制器的一个功能性的处理能力
灵活的外设集来创建一个极具成本效益的解决方案。因为其成本低，
配置灵活和紧凑的程序代码时， 56857是非常适合于许多应用。该
56857包括许多外设都是针对低端互联网设备的应用程序特别有用
和低端的客户端应用程序，如语音通信;便携式设备;互联网视听;和销售点的
系统，诸如噪声抑制; ID标签阅读器;声波/亚音速探测器;安全接入设备;
远程抄表;声音报警。
56800E内核基于哈佛式的建筑，包括在经营的三个执行单位
是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格
模型和优化的指令集允许直接的新一代高效，紧凑的DSP和
控制代码。该指令集也是C语言编译器高效，从而实现快速发展
优化控制应用。
在56857支持从内部或外部存储器执行程序。两个数据操作数可以
从每个指令周期的片上数据RAM存取。在56857还提供了两个外部
专用中断线，以及最多47个通用输入/输出（GPIO ）线，这取决于
外设配置。
的56857控制器包括40K字的程序RAM中，数据RAM的24K字和引导的1K
只读存储器。
该控制器还提供了一整套标准的可编程外设，其中包括8位并行
主机接口，两个增强型同步串行接口（ ESSI ），一个串行外设接口（ SPI ） ，
两个串行通信接口（ SCI ）和一个四定时器。该ESSIs ， SPI ， IO的SCI和四
定时器可作为通用输入/时，不需要它的主要功能输出。
56857技术数据，版本6
飞思卡尔半导体公司
5
QQ：2881677436 复制
